具有多周期平面电磁带隙的电路板制造技术

本发明专利技术公开了一种具有多周期平面电磁带隙的电路板，主要解决现有平面电磁带隙电路板的阻带宽度窄的问题。该电路板由电源平面(1)、地平面(2)和介质层(3)组成。其中电源平面(1)，包括多个小周期平面电磁带隙单元(101)、多个大周期平面电磁带隙单元(102)和多条级联桥接连线(103)，两种平面电磁带隙单元(101)和(102)分别位于电源平面的左侧和右侧，均以方阵形式排列，且通过级联桥接连线(103)连接，构成多周期电源平面结构。本发明专利技术在抑制深度为-30dB时，其阻带范围为0.7GHz～8.4GHz，阻带宽度为7.7GHz，相比于单一周期平面电磁带隙单元的电路板，其带隙宽度明显展宽，能够有效抑制同步开关噪声，可用于高速电路和宽带器件。

【技术实现步骤摘要】

本专利技术属于电子器件
，涉及平面电磁带隙结构，可直接应用于在高速电路中的宽频带范围内抑制同步开关噪声。
技术介绍
随着现代CMOS技术的发展，尤其是系统时钟频率和脉冲边沿转换速率的增加，以及电源供给电压和噪声容限的减小，如何抑制电源或地平面上的同步开关噪声，即地弹噪声，成为了高速电路设计中的一个重大挑战。在过去的十多年中，研究人员一直在通过各种不同的方法来抑制同步开关噪声，从而维持一个无噪的电源分配系统，其中，最典型的方法是使用去耦电容。然而当系统工作在高频时，由于去耦电容的固有导线电感的存在，使得这种方法不再有效。电磁带隙结构首先被提出用于在天线应用方面对表面波进行抑制。由于电磁带隙结构具有在一定带宽范围内禁止电磁波传播的特性，近年来其被广泛应用于在电源平面上抑制同步开关噪声。在电磁带隙结构研究初期，研究者常常采用蘑菇型电磁带隙结构， 然而这种带有埋孔的多层电磁带隙结构在传统的印制电路板PCB制造工艺下，增加了制造的难度和成本。随着平面电磁带隙结构的提出，这种具有简单、平面、低损耗和易加工等优点的结构受到了特别的关注。现有的平面电磁带隙结构具有很多种类，其中较为典型的是I-bridge型和L-bridge型。这些平面电磁带隙结构的电源层平面往往采用单一周期的单元结构，其带隙宽度仅取决于相邻结构单元间桥接连线的等效电感和等效电容，其中 I-bridge型和L-bridge型平面电磁带隙结构的带宽仅能达到3GHz和4GHz。带宽上的瓶颈限制了现有平面电磁带隙结构应用的范围，使其应用往往局限于窄带器件和电路。
技术实现思路
本专利技术的目的在于避免现有技术的不足，提出一种具有多周期平面电磁带隙的电路板，以展宽平面电磁带隙结构的带宽，满足当前高速电路信号完整性的要求。为实现上述目的，本专利技术包括电源平面，用于抑制同步开关噪声；地平面，用于为信号提供返回路径；介质层，用于对电源平面与地平面进行隔离；其特征在于电源平面包括m个边长d为15mm的小周期平面电磁带隙单元和η 个边长D = 2d的大周期平面电磁带隙单元；m个小周期平面电磁带隙单元位于电源平面的左侧以方阵形式排列，η个大周期平面电磁带隙单元位于电源平面的右侧以方阵形式排列； 每两个小周期平面电磁带隙单元与每个大周期平面电磁带隙单元之间通过级联桥接连线连接，构成多周期电源平面结构。所述每个小周期平面电磁带隙单元为正方形，在每边的中间处引出一条长I1 = 4(1/15，宽巧=d/15的矩形桥接连线，且在该矩形桥接连线的两边各开有长I2 = (1/5，宽W2=d/15的矩形槽，以延长矩形桥接连线的长度。所述每个大周期平面电磁带隙单元为正方形，在每边的中间处引出一条长I3 = 2(1/3，宽％ = d/15的矩形桥接连线，且在该矩形桥接连线的两边各开有长I4 = 3(1/5，宽W4 =d/15的矩形槽，以延长矩形桥接连线的长度。所述每条级联桥接连线采用长为L = 16d/15，宽为W = d/15的矩形连线，该矩形连线将两个最右端的小周期平面电磁带隙单元与一个最左端的大周期平面电磁带隙单元级联在一起。本专利技术与现有技术相比具有如下优点(1)本专利技术由于采用级联桥接连线将两种不同周期的平面电磁带隙单元进行级联，使得该电路板在不增加电磁带隙结构面积的同时，展宽了平面电磁带隙单元的带宽，适用于在高速电路宽频带下抑制同步开关噪声。(2)本专利技术由于采用电磁带隙结构覆盖整个电源平面，且两种电磁带隙结构单元均以方阵形式排列，使得该电路板能够全向消除电源平面上的同步开关噪声。(3)本专利技术由于采用矩形桥接连线连接各个电磁带隙结构单元，保证了各个单元之间简单直通的连接方式，使得该电路板具有良好的信号完整性，降低了平面电磁带隙结构对信号传输特性的影响。(4)本专利技术由于对平面电磁带隙单元的矩形桥接连线的两边各开有矩形槽，延长了矩形桥接连线的长度，进一步展宽了平面电磁带隙单元的带宽。附图说明图1为本专利技术的电路板立体结构示意图；图2为本专利技术的电路板的电源平面结构示意图；图3为本专利技术的平面电磁带隙单元结构图；图4为本专利技术的平面电磁带隙单元等效电路图；图5为本专利技术的电路板插入损耗I S211仿真效果图；图6为本专利技术的电路板不同端口间插入损耗|S21|和仿真效果对比图； 具体实施例方式以下参照附图对本专利技术作进一步详细描述。参照图1，本专利技术的电路板主要由电源平面1、地平面2和介质层3组成。电源平面1位于本专利技术的电路板的顶层，其采用如图2所示的多周期平面电磁带隙结构，用于抑制同步开关噪声；地平面2位于本专利技术的电路板的底层，采用完整的金属平面，用于为信号提供返回路径；介质层3位于电源平面1与地平面2之间，采用厚度为0. 4mm，相对介电常数为4. 4的FR4介质材料，用于对电源平面1与地平面2进行隔离；。参照图2，本专利技术电路板的电源平面1，包括16个边长为15mm的小周期平面电磁带隙单元101、4个边长30mm的大周期平面电磁带隙单元102和两条级联桥接连线103。其中16个小周期平面电磁带隙单元101位于电源平面的左侧，按照4X4的方阵进行排列，相邻两单元之间通过各自的桥接连线连接；4个大周期平面电磁带隙单元102位于电源平面的右侧，按照2X2的方阵进行排列，相邻两单元之间通过各自的桥接连线连接；两条长为16mm，宽为Imm的矩形级联桥接连线位于小周期平面电磁带隙单元101和大周期平面电磁带隙单元102之间，每条连线将两个最右端的小周期平面电磁带隙单元101与一个最左端的大周期平面电磁带隙单元102级联在一起。本实例所取的15mm的小周期平面边长的个数和30mm的大周期平面边长的个数是根据实际应用中所需电路板的大小确定的但不限于 16个和4个。参照图3，本专利技术中所述两种平面电磁带隙单元101与102的结构相同，均为正方形。其中边长为15mm小周期平面电磁带隙单元101的在每边中间处引出一条长为3mm，宽为Imm的矩形桥接连线，且在该矩形桥接连线的两边各开有长3mm，宽Imm的矩形槽，以延长矩形桥接连线的长度；边长为30mm的大周期平面电磁带隙单元102的在每边的中间处引出一条长为10mm，宽为Imm的矩形桥接连线，且在该矩形桥接连线的两边各开有长9mm，宽 Imm的矩形槽，以延长矩形桥接连线的长度。本专利技术电路板的电源平面1由于采用两种平面电磁带隙单元101与102，因而能够在频域内形成宽度为的阻频带，用以抑制同步开关噪声。该阻带的形成及其宽度与平面电磁带隙单元101与102的结构和尺寸相关，在此可通过如图4所示的平面电磁带隙单元 101与102的等效电路进行说明。本专利技术的效果可通过以下等效电路和仿真进一步说明1)等效电路参照图4，本专利技术的平面电磁带隙单元等效电路可以通过平面电磁带隙单元正方形结构与地平面2之间的等效电容(；、平面电磁带隙单元正方形结构的等效电感Lp、平面电磁带隙单元矩形桥接连线的等效电感Lb、矩形桥接连线与地平面2之间的等效电容Cb和两个相邻单元之间的等效间隙电容Cg来表示。因此平面电磁带隙单元可以等效为一带阻滤波器，该带阻滤波器的阻带宽度和截止频带的中心频率可分别表示为式(1)和式O)BW = -(1)(2)其中，η为自由空间的波阻抗，其为常量。本专利技术所采用的两种不同周期的本文档来自技高网...

【技术保护点】
１．一种具有多周期平面电磁带隙的电路板，包括：电源平面（１），用于抑制同步开关噪声；地平面（２），用于为信号提供返回路径；介质层（３），用于对电源平面（１）与地平面（２）进行隔离；其特征在于：电源平面（１）包括ｍ个边长ｄ为１５ｍｍ的小周期平面电磁带隙单元（１０１）和ｎ个边长Ｄ＝２ｄ的大周期平面电磁带隙单元（１０２）；ｍ个小周期平面电磁带隙单元位于电源平面的左侧以方阵形式排列，ｎ个大周期平面电磁带隙单元位于电源平面的右侧以方阵形式排列；每两个小周期平面电磁带隙单元（１０１）与每个大周期平面电磁带隙单元（１０２）之间通过级联桥接连线（１０３）连接，构成多周期电源平面结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：来新泉，史凌峰，张颖，肖垣明，毕明路，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：87