具有沟槽场板的高压双极型晶体管制造技术

本发明专利技术涉及具有沟槽场板的高压双极型晶体管。一种双极型晶体管结构包括：半导体衬底上的外延层；在外延层中形成的双极型晶体管器件；以及在外延层中形成的沟槽结构，与双极型晶体管器件的至少两个相对的横向侧面相邻。该沟槽结构包括通过绝缘材料而与外延层隔开的场板。该双极型晶体管结构进一步包括：基极触点，连接到双极型晶体管器件的基极；发射极触点，连接到双极型晶体管器件的发射极并且与所述基极触点隔离；以及在发射极触点和场板之间的电气连接。

【技术实现步骤摘要】

本专利技术涉及一种具有沟槽场板(trench field plate)的高压双极型晶体管。
技术介绍
诸如VDMOS (垂直扩散金属氧化物半导体)晶体管的功率MOS (金属-氧化物-半导体)器件的击穿电压可以根据用于制造器件的技术而从约30V变化至数百伏(例如，100V 至200V)。对于击穿电压以上的漏极电压，非常大量的电流在DMOS器件中流动。该条件典型地被称为雪崩击穿。雪崩击穿在不被减弱的情况下损坏功率DMOS器件。对于双极型晶体管，对于具有浮动基极的双极型器件，最大工作电压典型地限于集电极-基极二极管击穿电压(Vcbo)以下的且集电极-发射极击穿电压(Vceo)以上的值。 当双极型器件处于Vceo和Vcbo之间的有源(active)工作时，可能出现器件不稳定性。当 Vce上升到特定的临界电压以上时，双极型器件进入高电流状态。高电流状态由器件的基极-集电极空间电荷区中生成的碰撞离子化电流的双极型放大驱动。在一些情况中，双极型器件可能进入横向不稳定性或收缩(pinch-in)不稳定性，其中电流流动收缩到离基极触点最远的点处的非常窄的沟道中。双极型器件可能进入垂直不稳定性或等离子体状态，其中基极和基极-集电极空间电荷区充满两种类型的载流子。该状态对应于关断器件的Vceo 击穿电压。在该状态中并且根据基极和发射极上的偏置条件，由于充满基极集电极空间电荷区的载流子有效减小了峰值电场，总电流仍可能受器件自身限制。这些高电流状态中的每个导致了发射极和基极上的具有非常高幅度的振荡行为。即便双极型器件自身在该振荡状态中未损坏，但是振荡给相邻电路块中的其他低电压器件造成非常严重的威胁并且应被避免。由于这些效应，双极型晶体管的工作电压小于诸如在相同外延半导体层中构造的垂直DMOS的对应单极型器件的工作电压。这限制了在相同管芯上提供功率晶体管和双极型晶体管的集成功率技术的技术电压，并且因此给技术的优化造成了严重的约束，尤其是对于DMOS导通电阻。本质上，必须在对于功率晶体管有利的高掺杂薄外延层和对于双极型晶体管有利的较低掺杂的较厚外延层之间进行权衡。特别是CM0S-DM0S类型(即具有衬底上的公共漏极的垂直DM0S)的现有功率技术必须极为小心以避免触发寄生衬底双极并且控制寄生衬底双极的有源工作期间的最大集电极电压。再者，外延层的最小可用厚度是针对DMOS器件的导通电阻的非常重要的优化参数并且可能受寄生衬底双极限制。对于一些功率应用，可以使用SOI (绝缘体上硅)技术， 其中器件被介电隔离并且因此可以更容易地进行单独优化。然而，SOI成本高于非SOI技术。在高级的双极型技术中，深沟槽隔离和/或浅沟槽隔离用于终止双极型器件，但是不作为核心双极型晶体管的构造元件。作为代替，沟槽结构仅用于横向隔离并且不影响核心双极型晶体管的电气特性
技术实现思路
根据双极型晶体管结构的实施例，该结构包括半导体衬底上的外延层；在外延层中形成的双极型晶体管器件；以及在外延层中形成的沟槽结构，与双极型晶体管器件的至少两个相对的横向侧面相邻。该沟槽结构包括通过绝缘材料而与外延层隔开的场板。基极触点连接到双极型晶体管器件的基极并且发射极触点连接到双极型晶体管器件的发射极。发射极触点与基极触点隔离。在发射极触点和场板之间提供电气连接。根据制造双极型晶体管结构的方法的实施例，该方法包括在半导体衬底上形成外延层；在外延层中形成双极型晶体管器件；以及在外延层中形成与双极型晶体管器件的至少两个相对的横向侧面相邻的沟槽结构。沟槽结构包括通过绝缘材料而与外延层隔开的场板。该方法进一步包括将基极触点连接到双极型晶体管器件的基极并且将发射极触点连接到双极型晶体管器件的发射极，从而发射极触点与基极触点彼此隔离。在发射极触点和场板之间形成电气连接。根据集成晶体管结构的实施例，该结构包括半导体衬底上的外延层；在外延层的第一区中形成的功率晶体管，具有漏极区、源极区和短接(short)到源极区的体区；以及在外延层的第二区中形成的双极型晶体管，与功率晶体管隔开。第一沟槽结构在外延层中形成为与功率晶体管的至少两个相对的横向侧面相邻。第一沟槽结构包括通过绝缘材料而与功率晶体管的沟道区隔开的栅极电极。第二沟槽结构在外延层中形成为与双极型晶体管的至少两个相对的横向侧面相邻。第二沟槽结构包括通过绝缘材料而与外延层隔开的沟槽电极。栅极电极、双极型晶体管的基极、以及双极型晶体管的发射极连接到彼此隔离的不同触点。发射极和沟槽电极处于相同的电位。根据集成电路的实施例，该集成电路包括在相同外延半导体层中形成的垂直扩散 MOS功率晶体管和双极型晶体管。垂直扩散MOS功率晶体管具有短接到体区的源极区以及通过绝缘材料而与沟道区隔开的栅极电极。栅极电极、双极型晶体管的基极、以及双极型晶体管的发射极连接到彼此电气隔离的不同触点。双极型晶体管的至少两个相对的横向侧面与在外延层中形成的沟槽结构相邻，该沟槽结构包括通过绝缘材料而与外延层隔开的沟槽电极。发射极和沟槽电极处于相同的电位。本领域的技术人员在阅读下面的详细描述后并且在查看附图后将认识到另外的特征和优点。附图说明附图中的部件不一定按比例绘制，而是着重于说明本专利技术的原理。此外，在附图中，相同的附图标记表示对应部分。在附图中图1是根据实施例的双极型晶体管结构的俯视平面图； 图2是图1中的双极型器件的示意性横截面图； 图3是根据另一实施例的双极型晶体管结构的俯视平面图； 图4是根据又一实施例的双极型晶体管结构的俯视平面图5是在与相同管芯上的双极型晶体管相同的外延层的不同区中形成的功率晶体管的实施例的俯视平面图6是图5中的功率晶体管的示意性横截面图7是在与相同管芯上的双极型晶体管相同的外延层的不同区中形成的功率晶体管的另一实施例的俯视平面图8是图7中的功率晶体管的示意性横截面图9是根据实施例的与双极型器件的至少两个相对的横向侧面相邻的沟槽结构的示意性横截面图；以及图10是与双极型器件的至少两个相对的横向侧面相邻的沟槽结构的另一实施例的示意性横截面图。图11图示了采用图1中的双极型器件的两个电路的实施例的电路示意图。 具体实施例方式这里描述的实施例提供了一种其中使驱动这里先前描述的不稳定性的影响最小化的器件设计。器件嵌入在台面类型结构中，即嵌入在包括场板的沟槽之间的窄的硅带 (stripe)中。台面带与小的发射极-基极间距一起减少了各个晶体管单元的空间延伸，使横向不稳定性的可用距离最小化。图1图示了根据实施例的双极型晶体管结构100的俯视平面图。图2图示了图1 中的双极型晶体管结构100沿标有A-A'的线的示意性横截面图。双极型晶体管结构100 包括在诸如硅衬底或化合物半导体衬底的半导体衬底104上生长的外延层102。双极型晶体管器件在外延层102中形成。双极型器件具有集电极，该集电极包括衬底104和外延层 102的在衬底104和基极106之间的部分。基极106与集电极相邻并且发射极108与基极 106相邻，从而基极106在垂直于衬底104的方向上置于集电极和发射极108之间。根据该实施例，基极106和发射极108具有相同的横截面宽度。在一些实施例中，衬底104、外延层102和发射极108是η掺杂的，并且基极106是 P掺杂的。在其他实施例中，双极型器件的这本文档来自技高网...

【技术保护点】
１．一种双极型晶体管结构，包括：半导体衬底上的外延层；在所述外延层中形成的双极型晶体管器件；在所述外延层中形成的沟槽结构，与所述双极型晶体管器件的至少两个相对的横向侧面相邻，所述沟槽结构包括通过绝缘材料而与所述外延层隔开的场板；基极触点，连接到所述双极型晶体管器件的基极；发射极触点，连接到所述双极型晶体管器件的发射极并且与所述基极触点隔离；以及所述发射极触点和所述场板之间的电气连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：C卡道，N克里施克，T迈尔，
申请(专利权)人：C卡道，N克里施克，T迈尔，
类型：发明
国别省市：AT