新型LVDS驱屏接口制造技术

实用新型专利技术公开了一种新型LVDS驱屏接口，所述LVDS驱屏接口为具有50个引脚的接口，其中第1~8引脚为第一组差分信号端，第9~10引脚为接地端，第11~18引脚为第二组差分信号端，第19、20引脚为接地端，第21~28为第三组差分信号端，第29、30引脚为接地端，第31~38引脚为第四组差分信号端，第39、40引脚为接地端，第41~48引脚为第五组差分信号端，第49、50引脚为接地端。采用本实用新型专利技术的LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，生产成本低。而且每两组差分信号之间设置有接地端，使一组差分信号对应一个地，回路地最近，减少相互干扰，从而能够有效提高抗干扰能力。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及液晶显示屏的驱屏接口，具体地涉及一种具有50针的新型LVDS 驱屏接口。
技术介绍
LVDS JPLow Voltage Differential Signaling，是一种低压差分信号技术接口。 它是美国NS公司(美国国家半导体公司)为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS输出接口利用非常低的电压摆幅(约350mV)在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit / s的速率传输，由于采用低压和低电流驱动方式， 因此，实现了低噪声和低功耗。目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。但是，现有的LVDS驱屏接口的功能引脚的数目和作用没有统一的规格和定义。目前需要一种结构简单，统一定义功能引脚的LVDS驱屏接口。
技术实现思路
本技术目的是提供了一种LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，能够有效提高抗干扰能力。本技术的一种LVDS驱屏接口，所述LVDS驱屏接口为具有50个引脚的接口， 其中第广8引脚为第一组差分信号端，第纩10引脚为接地端，第1广18引脚为第二组差分信号端，第19、20引脚为接地端，第2118为第三组差分信号端，第四、30引脚为接地端，第 3广38引脚为第四组差分信号端，第39、40引脚为接地端，第4广48引脚为第五组差分信号端，第49、50引脚为接地端。较佳地，所述第一组差分信号端中，所述第1、2引脚输出为第一输出负信号和第一输出正信号；所述第3、4引脚输出为第二输出负信号和第二输出正信号；所述第5、6引脚输出为第三输出负信号和第三输出正信号；所述第7、8引脚输出为第一时钟输出负信号和第一时钟输出正信号。较佳地，所述第二组差分信号端中，所述第11、12引脚输出为第四输出负信号和第四输出正信号；所述第13、14引脚输出为第五输出负信号和第五输出正信号；所述第15、 16引脚输出为第六输出负信号和第六输出正信号；所述第17、18引脚输出为第七输出负信号和第七输出正信号。较佳地，所述第三组差分信号端中，所述第21、22引脚输出为第二时钟输出负信号和第二时钟输出正信号；所述第23、24引脚输出为第八输出负信号和第八输出正信号； 所述第2536引脚输出为第九输出负信号和第九输出正信号；所述第27、28引脚输出为第十输出负信号和第十输出正信号。较佳地，所述第四组差分信号端中，所述第31、32引脚输出为第十一输出负信号和第十一输出正信号；所述第33、34引脚输出为第三时钟输出负信号和第三时钟输出正信号；所述第35、36引脚输出为第十二输出负信号和第十二输出正信号；所述第37、38引脚输出为第十三输出负信号和第十三输出正信号。较佳地，所述第五组差分信号端中，所述第41、42引脚输出为第十四输出负信号和第十四输出正信号；所述第43、44引脚输出为第十五输出负信号和第十五输出正信号； 所述第45、46引脚输出为第四时钟输出负信号和第四时钟输出正信号；所述第47、48引脚输出为第十六输出负信号和第十六输出正信号。较佳地，所述第广8引脚输出的第一组差分信号均为奇数据；所述第1广18输出的第二组差分信号中，第1广12引脚输出的为奇数据，第13 18引脚输出的为偶数据；所述第 2Γ28输出的第三组差分信号中，第2114引脚输出的为偶数据，第25 28引脚输出的为奇数据；所述第3广38输出的第四组差分信号中，第3广36引脚输出的为奇数据，第37 38引脚输出的为偶数据；所述第4广48输出的第五组差分信号均为偶数据。与现有技术相比，采用本技术的LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，生产成本低。而且每两组差分信号之间设置有接地端，使一组差分信号对应一个地，回路地最近，减少相互干扰，从而能够有效提高抗干扰能力。附图说明图1是本技术LVDS驱屏接口的引脚示意图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述。如图1所示，本技术实施例提供的LVDS驱屏接口 100，所述LVDS驱屏接口为具有50个引脚的接口，该50个引脚分别设置在LVDS驱屏接口芯片的两侧，每侧排列25个引脚，且左、右两列25引脚一一相对。在本实施例中，左侧的25个引脚的序号均为奇数，右侧的25个引脚的序号为偶数，其中第广8引脚为第一组差分信号端，第纩10引脚为接地端，第1广18引脚为第二组差分信号端，第19、20引脚为接地端，第2118为第三组差分信号端，第四、30引脚为接地端，第3广38引脚为第四组差分信号端，第39、40引脚为接地端， 第4广48引脚为第五组差分信号端，第49、50引脚为接地端。具体地，所述第一组差分信号端中，所述第1、2引脚输出为第一输出负信号和第一输出正信号；所述第3、4引脚输出为第二输出负信号和第二输出正信号；所述第5、6引脚输出为第三输出负信号和第三输出正信号；所述第7、8引脚输出为第一时钟输出负信号和第一时钟输出正信号。所述第二组差分信号端中，所述第11、12引脚输出为第四输出负信号和第四输出正信号；所述第13、14引脚输出为第五输出负信号和第五输出正信号；所述第15、16引脚输出为第六输出负信号和第六输出正信号；所述第17、18引脚输出为第七输出负信号和第七输出正信号。所述第三组差分信号端中，所述第21、22引脚输出为第二时钟输出负信号和第二4时钟输出正信号；所述第23 J4引脚输出为第八输出负信号和第八输出正信号；所述第25、 26引脚输出为第九输出负信号和第九输出正信号；所述第27 J8引脚输出为第十输出负信号和第十输出正信号。所述第四组差分信号端中，所述第31、32引脚输出为第十一输出负信号和第十一输出正信号；所述第33、34引脚输出为第三时钟输出负信号和第三时钟输出正信号；所述第35、36引脚输出为第十二输出负信号和第十二输出正信号；所述第37、38引脚输出为第十三输出负信号和第十三输出正信号。所述第五组差分信号端中，所述第41、42引脚输出为第十四输出负信号和第十四输出正信号；所述第43、44引脚输出为第十五输出负信号和第十五输出正信号；所述第45、 46引脚输出为第四时钟输出负信号和第四时钟输出正信号；所述第47、48引脚输出为第十六输出负信号和第十六输出正信号。进一步地，所述第广8引脚输出的第一组差分信号均为奇数据；所述第1广18输出的第二组差分信号中，第1广12引脚输出的为奇数据，第13 18引脚输出的为偶数据；所述第2118输出的第三组差分信号中，第2114引脚输出的为偶数据，第2518引脚输出的为奇数据；所述第3广38输出的第四组差分信号中，第3广36引脚输出的为奇数据，第37 38 引脚输出的为偶数据；所述第4广48输出的第五组差分信号均为偶数据。本技术的LVDS驱屏接口 100，其结构简单，统一定义了功能引脚的数目和功能，生产成本低。而且每两组差分信号之间设置有接地端，使每一组差分信号对应一个地， 回路地最近，减少相互干扰，从而能够有效提高抗干扰本文档来自技高网...

【技术保护点】
１．一种新型ＬＶＤＳ驱屏接口，其特征在于：所述ＬＶＤＳ驱屏接口为具有５０个引脚的接口，其中第１～８引脚为第一组差分信号端，第９～１０引脚为接地端，第１１～１８引脚为第二组差分信号端，第１９、２０引脚为接地端，第２１～２８为第三组差分信号端，第２９、３０引脚为接地端，第３１～３８引脚为第四组差分信号端，第３９、４０引脚为接地端，第４１～４８引脚为第五组差分信号端，第４９、５０引脚为接地端。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈家县，李业科，
申请(专利权)人：广州视源电子科技有限公司，
类型：实用新型
国别省市：81