支持3D屏的LVDS驱屏接口制造技术

本实用新型专利技术公开了一种支持3D屏的LVDS驱屏接口，支持3D屏的LVDS驱屏接口包括第一接口和第二接口，所述第一接口为具有40个引脚的接口，其中1~3引脚为电源端，第4~6引脚为接地端，第7~12引脚为第一组差分信号端，第13、14引脚为接地端，第15~24引脚为第二组差分信号端，第25、32引脚为接地端，第27~30引脚为第三组差分信号端，第26、31、33~36引脚为I/O口电平控制端，第37~40引脚为第四组差分信号端；所述第二接口为具有30个引脚的接口，其中第1、2引脚为接地端，第3~8引脚为第五组差分信号端，第9、10引脚为接地端，第11~22为第六组差分信号端，第23、24引脚为接地端，第25~30引脚为第七组差分信号端。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及液晶显示屏的驱屏接口，具体地涉及一种支持3D屏的LVDS驱屏接口。
技术介绍
LVDS JPLow Voltage Differential Signaling，是一种低压差分信号技术接口。 它是美国NS公司(美国国家半导体公司)为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS输入接口利用非常低的电压摆幅(约350mV)在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。采用LVDS输入接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit / s的速率传输，由于采用低压和低电流驱动方式， 因此，实现了低噪声和低功耗。目前，LVDS输入接口在17in及以上液晶显示器中得到了广泛的应用。目前3D屏(之前申请的是3D monitor屏)的LVDS信号不仅仅是由一组接口输入， 有些屏也会是由两组接口输入，因为PIN脚太多，电视驱动主板的接口做成两组对应输出， 方便安装操作和线材匹配，但是，现有的LVDS驱屏接口的功能引脚的数目和作用没有统一的规格和定义。目前需要一种结构简单，统一定义功能引脚的LVDS驱屏接口。
技术实现思路
本技术目的是提供了一种支持3D屏的LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，能够有效提高抗干扰能力。本技术的一种支持3D屏的LVDS驱屏接口，支持3D屏的LVDS驱屏接口包括第一接口和第二接口，所述第一接口为具有40个引脚的接口，其中广3引脚为电源端，第Γ6 引脚为接地端，第疒12引脚为第一组差分信号端，第13、14引脚为接地端，第1514引脚为第二组差分信号端，第25、32引脚为接地端，第27 30引脚为第三组差分信号端，第沈、31、 33^36引脚为I/O 口电平控制端，第37 40引脚为第四组差分信号端；所述第二接口为具有 30个引脚的接口，其中第1、2引脚为接地端，第；Γ8引脚为第五组差分信号端，第9、10引脚为接地端，第1广22为第六组差分信号端，第23、24引脚为接地端，第25 30引脚为第七组差分信号端。较佳地，所述第一接口的第7、9、11、17、19、21、23、29、37及39引脚输入为负差分信号，所述第一接口的第8、10、12、18、20、22、M、30、38及40引脚输入为正差分信号。较佳地，所述第二接口的第3、5、7、13、15、17、19、21、27及四引脚输入为负差分信号，所述第二接口的第4、6、8、14、16、18、20、22、观及30引脚输入为正差分信号。较佳地，所述第一接口的第15和27引脚输入为时钟输入负信号，所述第一接口的第16和观引脚为时钟输入正信号；所述第二接口的第11和25引脚输入为时钟输入负信号，所述第二接口的第12和沈引脚为时钟输入正信号。 较佳地，所述第一接口的第沈引脚为L/R帧同步输入信号，第31引脚为区域调光可控输入信号，第33引脚为LVDS信号格式选择信号端，第34引脚为L/R Glasses控制输出信号，第35引脚为2D/3D模式选择输入信号，第36引脚为背后照明的开/关控制信号。 与现有技术相比，采用本技术的支持3D屏的LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，生产成本低。而且每两组差分信号之间设置有接地端，使一组差分信号对应一个地，回路地最近，减少相互干扰，从而能够有效提高抗干扰能力。附图说明图1是本技术支持3D屏的LVDS驱屏接口的第一接口的引脚定义示意图。图2是本技术支持3D屏的LVDS驱屏接口的第二接口的引脚定义示意图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述。如图广2所示，本技术实施例提供的支持3D屏的LVDS驱屏接口，所述支持3D 屏的LVDS驱屏接口包括包括第一接口 100和第二接口 200，所述第一接口 100具有40个引脚，第二接口 200具有30个引脚，电视主板要驱动3D屏，必须通过这两组信号接口(第一接口 100和第二接口 200)输入。参考图1，所述第一接口 100为具有40个引脚的接口，该40个引脚分别设置在 LVDS驱屏接口芯片的两侧，每侧排列20个引脚，且左、右两列20引脚相对。在本实施例中，左侧的20个引脚的序号均为奇数，右侧的20个引脚的序号为偶数，其中广3引脚为电源端，第4飞引脚为接地端，第7 12引脚为第一组差分信号端，第13、14引脚为接地端，第 15^24引脚为第二组差分信号端，第25、32引脚为接地端，第27 30引脚为第三组差分信号端，第沈、31、33 36引脚为I/O 口电平控制端，第37 40引脚为第四组差分信号端。具体地，所述第一接口的第7、9、11、17、19、21、23、29、37及39引脚输入为负差分信号，所述第一接口的第8、10、12、18、20、22、M、30、38及40引脚输入为正差分信号。所述第一接口的第15和27引脚输入为时钟输入负信号，所述第一接口的第16和观引脚为时钟输入正信号。所述第一接口的第沈引脚为L/R帧同步输入信号，第31引脚为区域调光可控输入信号，第33引脚为LVDS信号格式选择信号端，第34引脚为L/R Glasses控制输出信号， 第35引脚为2D/3D模式选择输入信号，第36引脚为背后照明的开/关控制信号。参考图2，为本技术支持3D屏的LVDS驱屏接口的第二接口的引脚定义示意图。所述第二接口 200为具有30个引脚的接口，，该30个引脚分别设置在LVDS驱屏接口芯片的两侧，每侧排列15个引脚，且左、右两列15引脚相对。在本实施例中，左侧的15个引脚的序号均为奇数，右侧的15个引脚的序号为偶数，其中第1、2引脚为接地端，第；Γ8引脚为第五组差分信号端，第9、10引脚为接地端，第1广22为第六组差分信号端，第23J4引脚为接地端，第25 30引脚为第七组差分信号端。具体地，所述第二接口的第3、5、7、13、15、17、19、21、27及四引脚输入为负差分信号，所述第二接口的第4、6、8、14、16、18、20、22、观及30引脚输入为正差分信号。所述第二接口的第11和25引脚输入为时钟输入负信号，所述第二接口的第12和 26引脚为时钟输入正信号。本技术的支持3D屏的LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，生产成本低。而且每两组差分信号之间设置有接地端，使每一组差分信号对应一个地，回路地最近，减少相互干扰，从而能够有效提高抗干扰能力。以上所述是本技术的优选实施方式而已，当然不能以此来限定本技术之权利范围，应当指出，对于本
的普通技术人员来说，还可以做出若干改进和变动， 这些改进和变动也视为本技术的保护范围。本文档来自技高网...

【技术保护点】
１．一种支持３Ｄ屏的ＬＶＤＳ驱屏接口，其特征在于：包括第一接口和第二接口，所述第一接口为具有４０个引脚的接口，其中１～３引脚为电源端，第４～６引脚为接地端，第７～１２引脚为第一组差分信号端，第１３、１４引脚为接地端，第１５～２４引脚为第二组差分信号端，第２５、３２引脚为接地端，第２７～３０引脚为第三组差分信号端，第２６、３１、３３～３６引脚为Ｉ／Ｏ口电平控制端，第３７～４０引脚为第四组差分信号端；所述第二接口为具有３０个引脚的接口，其中第１、２引脚为接地端，第３～８引脚为第五组差分信号端，第９、１０引脚为接地端，第１１～２２为第六组差分信号端，第２３、２４引脚为接地端，第２５～３０引脚为第七组差分信号端。

【技术特征摘要】
1.一种支持3D屏的LVDS驱屏接口，其特征在于包括第一接口和第二接口，所述第一接口为具有40个引脚的接口，其中广3引脚为电源端，第4飞引脚为接地端，第7 12引脚为第一组差分信号端，第13、14引脚为接地端，第1514引脚为第二组差分信号端，第25、32 引脚为接地端，第27 30引脚为第三组差分信号端，第沈、31、33 36引脚为I/O 口电平控制端，第37 40引脚为第四组差分信号端；所述第二接口为具有30个引脚的接口，其中第1、2 引脚为接地端，第;Γ8引脚为第五组差分信号端，第9、10引脚为接地端，第1广22为第六组差分信号端，第23、24引脚为接地端，第25 30引脚为第七组差分信号端。2.根据权利要求1所述支持3D屏的LVDS驱屏接口，其特征在于，所述第一接口的第 7、9、11、17、19、21、23、29、37及39引脚输入为负差分信号，所述第一接口的第8、10、12、18、 20,22,24,30,38及40引脚...

【专利技术属性】
技术研发人员：陈家县，李业科，
申请(专利权)人：广州视源电子科技有限公司，
类型：实用新型
国别省市：81