本发明专利技术属于集成电路设计领域，尤其涉及可热扩展的三维并行散热集成方法。目前已提出的三维垂直集成技术无法实现热扩展，本发明专利技术提出了一种具有可热扩展的3D并行散热集成方法，如图1，即每个器件层平行于散热方向，器件层为长条形，其短边平行于散热方向，其长边垂直于散热方向，这样就保证了每个器件层均可以凭借自身所拥有的高导热性硅衬底(而不是导热过孔)、来获得独立而较短的散热通道，保证3D并行散热集成芯片最高温度与所叠加的器件层数无关。并提出了一种用于3D并行散热集成芯片最高衬底温度计算的分析模型，推导出3D芯片最高衬底温度的解析表达式，从理论上说明了本发明专利技术的热扩展性。本发明专利技术可以广泛应用于迫切需要散热性能好的3D集成方案的大规模并行计算片上系统。
【技术实现步骤摘要】
本专利技术属于集成电路设计领域，具体涉及可热扩展的三维并行散热集成方法。
技术介绍
3D芯片技术作为一种能够延续摩尔定律的候选技术，获得了广泛的研究(参考对比文件1-10)。为了提高性能和降低设计复杂度，片上集成并行计算技术被广泛地应用于高端计算领域，多核片上系统(MPSoC)已成为集成电路设计的重要研究方向(参考对比文件 2，10)。为了追求性能的最大化，未来必须在芯片中集成数以千计的计算单元(参考对比文件10)，需要更高的集成度，只有3D集成技术才能提供如此高的集成度。目前，3D垂直集成技术将普通的2D平面芯片或器件层垂直于散热通道进行叠加， 所有器件层平行于散热器底面，以获取如下性能和成本的改善(参考对比文件1-5，7-10)。 但现有的3D垂直集成技术工作温度高的缺陷也很明显(参考对比文件7-10)，无法实现热扩展，受限于过高的温度，无法通过众多器件层的叠放来实现性能的最大化。本专利技术提出了一种并行散热的3D集成方法，即所有器件层与散热通道平行(即所有器件层与散热片的散热平面垂直)，借助硅材料的高热导性，将器件层的衬底用作导热层，以降低晶体管沟道的温度。由于每个器件层的导热层是固有的，都会获得一个独立而稳定的散热通道，即3D芯片获得了并行散热能力。同时随着器件层的增加，3D并行散热集成芯片与散热片之间的接触面积也成比例地增加，可以有效地将3D芯片的热量传导出去，使得3D芯片衬底温度保持不变。并提出了一种用于3D并行散热集成芯片最高衬底温度计算的分析模型，推导出3D芯片最高衬底温度的解析表达式，从理论上说明了本专利技术方法热扩展性。本专利技术采用3D垂直散热集成方法和3D并行散热集成方法对采用IOnm工艺、面积IOcm2、功耗200W的千核SOC三维集成进行了散热设计。当采用现有的3D垂直集成技术时，受困于过大的功耗密度与层内温度差，只有采用传统的双层垂直集成，才能满足热性能的设计要求，但单层5cm2内核面积会极大地降低芯片的良品率。采用本专利技术的3D并行散热集成方法，则可以将千核SOC等分为20个0. 2 X 2. 5cm2器件层，获得2. 5cm2的散热面，此时 3D芯片的最高衬底温度为66. 22°C，小于设定的70°C最高温度限，即满足热性能的设计要求；同时制造0.2X2. 5cm2器件层的无疵内核(KGD)则可以获得较高的良品率，规避3D垂直集成技术所面临的散热&良品率之间的矛盾，在保证良品率的前提下，满足热性能的设计要求。对比 文件 1 :ffeerasekera R, Zheng L R, Pamunuwa D, et al, Extending systems-on-chip to the third dimension !performance, cost and technologicaltradeoffs. //Proceedings of Intl.Conf. . on Computer Aided Design, San Jose,2007. 11 :212-219对比文件2 :Bautista J,Tera-scale Computing and Interconnect Challenges,3//Proceedings of 45th Design Automation Conf. , San Diego, 2008 :665_667对比文件 3 =Mitsumasa K, Takafumi F, Tetsu Τ, Three-dimensional integration technology and integrated system. In Proceeding of ASP—DAC, Taibei. 2009. 1 :409_415对比文件 4 :Zhou P Q, Ma Y C, Zhuoyuan Li Z Y, et al，3D-STAF :scalable temperature and leakage aware floorplanning for three-dimensional integrated circuits. //Proceedings of IEEE/ACM ICCAD，San Jose,2007. 11 590-597对比文件 5 Goplen B, and Sapatnekar S S, Placement of3D ICs with hermal and Interlayer Via Considerations, //Proceedings of 44th DesignAutomation Conf. ， San Diego,2007 :626_631对比 文件 6 Jayaseelan R, Mitra Τ, Dynamic Thermal Management via Architectural Adaptation, //Proceeding of 46th Design Automation Conf., USA. 2009. 6 484-489对比文件 7 :Haensch W, Why Should We Do 3D Integration ？ //Proceedings of45th Design Automation Conf. , San Diego, 2008 :674_675对比文件 8 Sapatnekar S S, Addressing Thermal and Power Delivery Bottlenecks in 3D Circuits. //Proceeding of ASP-DAC, Taibei. 2009. 1 423-428对比文件9 =Mizunuma H, Yang C L,Lu Y C. Thermal Modeling for 3D-ICs with Integrated MicroChannel Cooling//Proceedings of Intl.Conf. onComputer Aided Design, San Jose, 2009 :256_263对比文件 10-Borkar S. Thousand Core Chips—A Technology Perspective// Proceedings of44th Design Automation Conf.，San Diego, 2007 746-749
技术实现思路
针对现有的三维垂直集成技术无法实现热扩展，受限于过高的温度，无法通过众多器件层的叠放来实现性能的最大化的缺陷，本专利技术提出了一种具有可热扩展的3D并行散热集成方法，即每个器件层平行于散热方向，器件层为长条形，其短边平行于散热方向， 其长边垂直于散热方向，这样就保证了每个器件层均可以凭借自身所拥有的高导热性硅衬底(而不是导热过孔)、来获得独立而较短的散热通道，保证3D并行散热集成芯片最高温度与所叠加的器件层数无关。并提出了一种用于3D并行散热集成芯片最高衬底温度计算的分析模型，推导出3D芯片最高衬底温度的解析表达式，从理论上说明了本专利技术方法热扩展性。其中现有的三维垂直集成技术无法实现热扩展的特征在于3D垂直集成芯片的最高衬底温度T。hip是关本文档来自技高网...
【技术保护点】
１．一种具有可热扩展的３Ｄ并行散热集成方法，其特征在于每个器件层平行于散热方向，器件层为长条形，其短边平行于散热方向，其长边垂直于散热方向，这样就保证了每个器件层均可以凭借自身所拥有的高导热性硅衬底（而不是导热过孔）、来获得独立而较短的散热通道，保证３Ｄ并行散热集成芯片最高温度与所叠加的器件层数无关。并提出了一种用于３Ｄ并行散热集成芯片最高衬底温度计算的分析模型，推导出３Ｄ芯片最高衬底温度的解析表达式，从理论上说明了本专利技术方法热扩展性。
【技术特征摘要】
【专利技术属性】
技术研发人员：骆祖莹，
申请(专利权)人：北京师范大学，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。