一种扫描链测试电路制造技术

本实用新型专利技术提供一种扫描链测试电路，其包括用于输入初始时钟的时钟输入端、锁相环、时钟生成单元、门控单元、第一选择器、功能触发器、门控逻辑单元、第二选择器和第三选择器，其中所述第二选择器利用测试使能选择初始时钟或所述锁相环输出的时钟以作为所述时钟生成单元中触发器的时钟端输入；所述第三选择器利用测试使能选择初始时钟或时钟生成单元输出的时钟以作为所述门控逻辑单元中触发器的时钟端输入。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

一种扫描链测试电路
本技术涉及电路领域，特别是涉及一种扫描链测试电路。
技术介绍
门控时钟是现有集成电路中常用的降低功耗的方法，主要是通过对生成的时钟与 门控信号进行“与”、“或”或者在必要时进行所存(latch)等技术使时钟稳定在某个状态不 翻转，降低这些时钟所驱动的触发器动态功耗的技术。扫描链测试技术是常用的对大规模集成电路进行测试的方法，通过将各个触发器 串联成串，通过控制各触发器的状态，实现对电路可观测的测试方法和测试电路。在这种测 试下通过要求各个触发器的时钟直接从外部时钟而来，不经过门控单元的控制。如图1所 示，其中图(a)示出了一触发器，所述触发器的输入端(D端)的来源有两个，一个是DI (Data Input)，另一个是SI (Scan Input)，扫描链致能信号(Scan Enable，简称SE)对输入DI和 SI进行选择以作为触发器的输入端D的输入。一般的，DI是功能输入，这个在芯片外边通 常是看不到的，SI可以通过外边的激励输入进去。在标准含扫描链测试功能的寄存器单元 中，可以看出寄存器除了 CK(时钟端)，还有三个输入(DI/SI/SE)，这个功能已经包含在标准 的寄存器单元里了，如图(b)所示。图(b)为标准的扫描链测试方法，先通过SI端把需要的 激励输入进去，然后切换到功能模式，然后再把功能模式的输出通过SO端把结果输出以进 行观测。现有技术中，时钟生成单元通常不进行扫描链的测试，而是通过例如测试锁相环 的时候进行的附加测试。现有技术中，时钟生成单元、门控单元与各触发器的电路图如图2 所示，图2为现有技术中的扫描链测试电路，其包括初始时钟、锁相环、时钟生成单元、门控 逻辑、门控单元、触发器。此时，扫描链致能信号SE通过对初始时钟和测试使能的选择来仅 作为功能触发器的时钟端的输入，即只有功能触发器可以正常使用扫描链进行测试，而图 中的门控单元以及门控逻辑单元无法插入到扫描链中，检测覆盖率受到影响。因此有必要提出一种新的技术方案来解决上述问题。
技术实现思路
本部分的目的在于概述本技术的实施例的一些方面以及简要介绍一些较佳 实施例。在本部分以及本申请的说明书摘要和技术名称中可能会做些简化或省略以避 免使本部分、说明书摘要和技术名称的目的模糊，而这种简化或省略不能用于限制本 技术的范围。本技术的目的之一在于提供一种扫描链测试电路，其可以提高扫描链覆盖 率，实现简单且不影响正常的扫描链测试。根据本技术的，本技术提供一种扫描链测试电路，其包括用于输入初始 时钟的时钟输入端、锁相环、时钟生成单元、门控单元、第一选择器、功能触发器、门控逻辑 单元、第二选择器和第三选择器，其中所述第二选择器利用测试使能选择初始时钟或所述 锁相环输出的时钟以作为所述时钟生成单元中触发器的时钟端输入；所述第三选择器利用 测试使能选择初始时钟或时钟生成单元输出的时钟以作为所述门控逻辑单元中触发器的3时钟端输入。进一步的，其还包括有第四选择器，其利用测试使能选择所述门控逻辑单元中的 触发器的输出或外接电平作为所述门控单元的门控信号以保证各个门控单元打开，其中所 述外接电平为高电平或低电平中的一种。更进一步的，所述初始时钟输入给所述锁相环，所述锁相环与时钟生成单元中的 触发器的输入端直接或间接相连，所述时钟生成单元的输出端与门控单元的输入端相连， 所述门控单元的输出端与第一选择器的输入端相连，所述第一选择器的输出端与功能触发 器的时钟端相连，所述门控逻辑单元中的触发器的输出端与各门控单元的输入端相连。更进一步的，所述第一选择器利用所述测试使能选择初始时钟或门控单元输出的 信号以作为功能触发器的时钟端的输入。更进一步的，所述时钟生成单元、门控单元、第一选择器、第二选择器以及功能触 发器的数目相同。进一步的，所述测试使能包括有效使能和无效使能。更进一步的，所述功能触发器、时钟生成单元中的触发器和门控逻辑单元中的触 发器为D触发器或RS触发器。与现有技术相比，本技术提供一种改进的扫描链测试电路，其对时钟生成单 元中的触发器和门控逻辑单元中的触发器均加入一选择器，所述选择器可以通过测试使能 (即扫描链致能信号SE)对触发器时钟的两个输入进行选择，从而将时钟生成单元和门控 逻辑单元加入测试扫描链中，提高了扫描链的覆盖率，且实现简单，不影响正常的扫描链测试ο附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要 使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图 获得其它的附图。其中图1为具有选择输入功能的触发器；图2为现有技术中的扫描链测试电路；和图3为技术中扫描链测试电路在一个实施例中的电路图。具体实施方式本技术的详细描述主要通过程序、步骤、逻辑块、过程、电路或其他象征性的 描述来直接或间接地模拟本技术技术方案的运作。为透彻的理解本技术，在接下 来的描述中陈述了很多特定细节。而在没有这些特定细节时，本技术则可能仍可实现。 所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的 介绍他们的工作本质。换句话说，为避免混淆本技术的目的，由于熟知的方法和程序已 经容易理解，因此它们并未被详细描述。此处所称的“一个实施例”或“实施例”是指可包含于本技术至少一个实现方 式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指 同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个 或多个实施例的方法、电路图、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也不构成对本技术的限制。本技术提供一种改进的扫描链测试电路，其对现有的扫描链中的时钟生成单 元中的触发器和门控逻辑单元中的触发器均加入一选择器，其可以通过测试使能(即扫描 链使能信号SE)对触发器时钟的两个输入进行选择，从而将时钟生成单元和门控逻辑单元 加入测试扫描链中。本技术是现有技术中(图1中的扫描链测试电路)的改进，其具体 结构参见图3所示。图3为技术中扫描链测试电路在一个实施例中的电路图。所述扫描链测试电 路包括用于输入初始时钟的时钟输入单元、锁相环、时钟生成单元、门控逻辑单元、门控单 元、第一选择器和功能触发器。所述扫描链测试电路在具体实现时，所述时钟生成单元有 多个，所述门控逻辑单元、第一选择器、功能触发器的数目均与所述时钟生成单元的数目相 同。本技术中所述扫描链测试电路与图1中相同的部分电路具体连接为所述时 钟输入单元输入初始时钟，并将所述初始时钟输送给所述锁相环(即PLL)，所述锁相环与 所述时钟生成单元中的触发器(未示出)的输入端直接或间接相连，所述时钟生成单元的输 出端与所述门控单元的输入端相连，所述门控单元的输出端与所述第一选择器的输入端相 连，所述第一选择器的输出端与所述功能触发器的时钟输入端相连；所述门控逻辑单元中 的触发器的输出端与所述门控单元的输入端相连。其中所述第一选择器利用所述测试使能 选择所述初始时钟或所述门控单元生成的信号作为第一本文档来自技高网...

【技术保护点】
一种扫描链测试电路，其包括用于输入初始时钟的时钟输入端、锁相环、时钟生成单元、门控单元、第一选择器、功能触发器、门控逻辑单元，其特征在于：其还包括有第二选择器和第三选择器，　　所述第二选择器利用测试使能选择初始时钟或所述锁相环输出的时钟以作为所述时钟生成单元中触发器的时钟端输入；　　所述第三选择器利用测试使能选择初始时钟或时钟生成单元输出的时钟以作为所述门控逻辑单元中触发器的时钟端输入。

【技术特征摘要】

【专利技术属性】
技术研发人员：董欣，邹杨，
申请(专利权)人：无锡中星微电子有限公司，
类型：实用新型
国别省市：32