一种扫描链测试电路制造技术

本实用新型专利技术提供一种扫描链测试电路，其包括用于输入初始时钟的时钟输入端、锁相环、时钟生成单元、门控单元、第一选择器、功能触发器、门控逻辑单元、第二选择器和第三选择器，其中所述第二选择器利用测试使能选择初始时钟或所述锁相环输出的时钟以作为所述时钟生成单元中触发器的时钟端输入；所述第三选择器利用测试使能选择初始时钟或时钟生成单元输出的时钟以作为所述门控逻辑单元中触发器的时钟端输入。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

一种扫描链测试电路
本技术涉及电路领域，特别是涉及一种扫描链测试电路。
技术介绍
门控时钟是现有集成电路中常用的降低功耗的方法，主要是通过对生成的时钟与 门控信号进行“与”、“或”或者在必要时进行所存(latch)等技术使时钟稳定在某个状态不 翻转，降低这些时钟所驱动的触发器动态功耗的技术。扫描链测试技术是常用的对大规模集成电路进行测试的方法，通过将各个触发器 串联成串，通过控制各触发器的状态，实现对电路可观测的测试方法和测试电路。在这种测 试下通过要求各个触发器的时钟直接从外部时钟而来，不经过门控单元的控制。如图1所 示，其中图(a)示出了一触发器，所述触发器的输入端(D端)的来源有两个，一个是DI (Data Input)，另一个是SI (Scan Input)，扫描链致能信号(Scan Enable，简称SE)对输入DI和 SI进行选择以作为触发器的输入端D的输入。一般的，DI是功能输入，这个在芯片外边通 常是看不到的，SI可以通过外边的激励输入进去。在标准含扫描链测试功能的寄存器单元 中，可以看出寄存器除了 CK(时钟端)，还有三个输入(DI/SI/SE)，这个功能已本文档来自技高网...

【技术保护点】
一种扫描链测试电路，其包括用于输入初始时钟的时钟输入端、锁相环、时钟生成单元、门控单元、第一选择器、功能触发器、门控逻辑单元，其特征在于：其还包括有第二选择器和第三选择器，　　所述第二选择器利用测试使能选择初始时钟或所述锁相环输出的时钟以作为所述时钟生成单元中触发器的时钟端输入；　　所述第三选择器利用测试使能选择初始时钟或时钟生成单元输出的时钟以作为所述门控逻辑单元中触发器的时钟端输入。

【技术特征摘要】

【专利技术属性】
技术研发人员：董欣，邹杨，
申请(专利权)人：无锡中星微电子有限公司，
类型：实用新型
国别省市：32