一种集成电路及其控制方法，该集成电路用以控制多个从属元件，其中每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚。上述集成电路包括一处理单元及一控制器。上述处理单元提供欲传送至上述多个从属元件中的至少一个从属元件的一信息。上述控制器耦接于上述处理单元，用以根据内部集成电路总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一选择信号至上述至少一个从属元件的上述地址选择接脚。本发明专利技术可快速地对多个从属元件进行控制。
【技术实现步骤摘要】
本专利技术有关于集成电路，特别有关于可控制多个从属元件的集成电路。
技术介绍
内部集成电路(InterIntegrated Circuit, I2C)总线是飞利浦(PHILIPS)公司 所开发的串行式传输总线标准，用来作为集成电路之间的一种沟通协议，例如微控制器及 其外围设备。一般而言，位于内部集成电路总线上的主控(Master)元件会先发出接收端专 属的从属元件地址，用以表示主控元件欲与哪一个从属(Slave)元件进行沟通。接着，主控 元件才会送出数据，此时只有该从属元件会接收数据。因此，主控元件可对每个从属元件进 行查询及控制。然而，当从属元件的数量增加时，主控元件需要使用更多的时间来对每一从 属元件进行控制。
技术实现思路
本专利技术提供一种集成电路，用以控制多个从属元件，其中每一上述从属元件具有 一时脉输入接脚、一数据输入接脚以及一地址选择接脚。上述集成电路包括一处理单元， 用以提供欲传送至上述多个从属元件中的至少一个从属元件的一信息；以及，一控制器，耦 接于上述处理单元，用以根据内部集成电路(Inter Integrated Circuit，I2C)总线协议而 提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述 信息提供一选择信号至上述至少一个从属元件的上述地址选择接脚。再者，本专利技术提供一种控制方法，适用于用以控制多个从属元件的一集成电路，其 中每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚。上述控 制方法包括接收欲传送至上述多个从属元件中的一或多个从属元件的一信息；根据内部 集成电路(I2C)总线协议，提供上述信息至每一上述从属元件的上述时脉输入接脚及上述 数据输入接脚；以及，根据上述信息，提供一选择信号至上述一或多个从属元件的上述地址 选择接脚。本专利技术可快速地对多个从属元件进行控制。 附图说明图1显示使用集成电路来提供不同声道的应用示意图；图2显示使用另一集成电路来提供不同声道的应用示意图；图3显示根据本专利技术一实施例所述的集成电路的应用示意图，其可通过控制多个 从属元件来提供不同声道；图4显示根据本专利技术一实施例所述的适用于一集成电路的控制方法。 具体实施例方式为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。实施例图1显示使用集成电路100来提供不同声道的应用示意图。在图1中，集成电路 100可作为主控(Master)元件来控制四个立体声数字/模拟转换器(Digital to Analog Converter, DAC) 110A-110D，即数字/模拟转换器110A-110D为从属(slave)元件，以便提 供7. 1声道的效果。例如，数字/模拟转换器110A-110D可分别提供前置声道、环绕声道、中 央/低频特效声道以及侧环绕声道等不同声道。在图1中，集成电路100可通过内部集成 电路(I2C)总线协议与外围从属元件进行沟通。举例来说，对集成电路100而言，每一数字 /模拟转换器110A-110D具有各自的从属元件地址。因此，通过串行时脉线(Serial Clock Line，SCL)信号以及串行数据地址(Serial Data Address, SDA)信号，集成电路100可传送 对应于欲控制的数字/模拟转换器的从属元件地址，以便选址至该数字/模拟转换器，进而 对该数字/模拟转换器进行控制。假设数字/模拟转换器110A-110D为相同型号的集成电 路时，集成电路100仍无法同时控制数字/模拟转换器110A-110D。例如，集成电路100无 法同时致能全部的数字/模拟转换器110A-110D。换句话说，虽然集成电路100可使用相同 的控制指令来致能数字/模拟转换器110A-110D，然而由于数字/模拟转换器110A-110D分 别具有不同的从属元件地址，因此集成电路100仍需依序通过不同的从属元件地址来传送 相同的致能指令至数字/模拟转换器110A-110D，以便分别对数字/模拟转换器110A-110D 进行控制。图2显示使用另一集成电路200来提供不同声道的应用示意图。在图2中，数字/ 模拟转换器210A-210D为特定元件，其可具有不同的从属元件地址并可通过元件地址选择 接脚SADDR来进行设定。举例来说，假如数字/模拟转换器的元件地址选择接脚SADDR被 设定为逻辑电平“0”时，则可设定该数字/模拟转换器的从属元件地址为ADD0。反之，假如 数字/模拟转换器的元件地址选择接脚SADDR被设定为逻辑电平“ 1 ”时，则可设定该数字/ 模拟转换器的从属元件地址为ADD1。如图2所显示，集成电路200包括处理单元220、解码 器230以及两内部集成电路接口单元240与250。内部集成电路接口单元240会提供串行 数据信号SDAO以及串行时脉信号SCLO至数字/模拟转换器210A与210B的数据输入接脚 SDIN以及时脉输入接脚SCLK，而内部集成电路接口单元250会提供串行数据信号SDAl以 及串行时脉信号SCLl至数字/模拟转换器210C与210D的数据输入接脚SDIN以及时脉输 入接脚SCLK。此外，由于数字/模拟转换器210A与210C的元件地址选择接脚SADDR被设 定为逻辑电平“0”且数字/模拟转换器210B与210D的元件地址选择接脚SADDR被设定为 逻辑电平“1”，所以数字/模拟转换器210A与210C的从属元件地址为ADD0，而数字/模拟 转换器210B与210D的从属元件地址为ADDl。因此，在集成电路200中，通过解码器230、 内部集成电路接口单元240与内部集成电路接口单元250，处理单元220可同时对数字/模 拟转换器210A与210C两个或是数字/模拟转换器210B与210D两个进行控制。此外，处 理单元220亦可分别对每一数字/模拟转换器210A-210D进行控制。值得注意的是，在图 2中，集成电路200仍然无法同时对全部的数字/模拟转换器210A-210D进行控制。图3显示根据本专利技术一实施例所述的集成电路300的应用示意图，其可通过控制 多个从属元件来提供不同声道。如先前所描述，集成电路300可作为主控元件来控制四个 立体声数字/模拟转换器310A-310D，以分别提供前置声道、环绕声道、中央/低频特效声道以及侧环绕声道等不同声道来达到7. 1声道的效果。在图3中，集成电路300包括处理单 元320以及控制器360，其中控制器360包括解码器330、接口单元340以及选择单元350。 接口单元340可通过接脚Pim提供串行数据信号SDA至每一数字/模拟转换器310A-310D 的数据输入接脚SDIN，并可通过接脚PIN2提供串行时脉信号SCL至每一数字/模拟转换器 310A-310D的时脉输入接脚SCLK。此外，选择单元可通过接脚PIN3_0、PIN3_1、PIN3_2与 PIN3_3分别提供选择信号SELO、SEL1、SEL2与SEL3至数字/模拟转换器310A、310B、310C 与3IOD的元件地址选择接脚SADDR。在图3中，处理单元320会提供欲传送至数字/模拟转换器310A-310D的至少一 个的信息INFO至解码器330。接着本文档来自技高网...
【技术保护点】
一种集成电路，其特征在于，用以控制多个从属元件，每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚，上述集成电路包括：一处理单元，用以提供欲传送至上述多个从属元件中的至少一个从属元件的一信息；以及一控制器，耦接于上述处理单元，用以根据内部集成电路总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一选择信号至上述至少一个从属元件的上述地址选择接脚。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈庆宇，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。