【技术实现步骤摘要】
本专利技术涉及一种电路系统，其包括流数据总线的同步时钟域。本专利技术还涉及一种方法，用于连接这样的电路系统的同步时钟域。
技术介绍
当构建例如用于在移动通信应用中使用的大的系统级芯片(SoC)时，设计者会经由明确定义的总线接口组合即使可能来自不同的经销商的若干IP块，也称为IP(知识产权)核心。移动系统的特别的设计要求(但不限于此)是支持基于每设计块(即，每IP)上的时钟门，以节省功率并延长电池寿命。在用于无线通信应用的SoC的情况下，这些构造的块是系统的各组件，例如，数字前端(DFE)、Tx单元、共享RAM、前向纠错(FEC)数据单元、快速傅立叶变换(FFT)单元、参数估计单元、均衡器单元、搜索器单元、FEC控制单元等，这些组件包括几个数据处理单元和本地嵌入式控制器。然而，当门断开一个块的时钟时，必须确保横跨块边界的总线不会违反它们的协议，并且不会遇到数据丢失或完整性问题。由于在属于不同的时钟域的两个块之间的总线在这两个时钟域之间产生相互依存性，因此确保这个总线的协议一致性涉及来自两个时钟域的影响。这也意味着每个时钟域，即其各自的本地控制器，必须了解另一个域的...
【技术保护点】
１．一种电路系统，包括采用握手型传送协议的流数据总线系统的第一和同步第二时钟域（Ａ、Ｂ），其特征在于：所述电路系统进一步包括时钟域分离装置（１），其连接在所述第一和所述第二时钟域之间的流数据链路中，以连接两个时钟域（Ａ、Ｂ），并使得所述时钟域中的时钟能够彼此独立地开关，同时保持了流数据的数据完整性，所述装置（１）包括：控制逻辑（４０），其具有：接收端接口，用于从布置在所述第一时钟域（Ａ）中的数据源接收控制信号并向所述数据源返回控制信号；源端接口，用于向布置在所述第二时钟域（Ｂ）中的数据接收端发送控制信号并从所述数据接收端接收控制信号；及系统时钟输入，数据输出缓冲器（１０），...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：凯·黑塞，拉斯·梅尔泽，
申请(专利权)人：布鲁旺德通讯有限公司，
类型：发明
国别省市：DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。