一种同时覆盖2G和3G信号的收发信机及信号处理方法技术

本发明专利技术提供一种同时覆盖2G和3G信号的收发信机，该收发信机包括光模块、FPGA模块、时钟恢复模块、时钟分发模块、DPD反馈模数转换器、2G+3G模数转换器、监控部分、切换单元、2G?DPD系数实现模块、2G数模转换器、2G下行本振模块、2G上行本振模块、2G下行射频链路、2G射频反馈链路、2G上行信号射频链路、3G?DPD系数实现模块、3G数模转换器、3G下行本振模块、3G上行本振模块、3G下行射频链路、3G射频反馈链路、3G上行信号射频链路。本发明专利技术还提供一种同时覆盖2G和3G信号的收发信机的信号处理方法。本发明专利技术通过把2G和3G单一制式的收发信机集成为一种新型混合制式的收发信机，简化了覆盖方式，并且节约了成本。

【技术实现步骤摘要】

本专利技术涉及移动通信
，尤其涉及一种同时覆盖2G和3G信号的收发信机及信号处理方法。
技术介绍
目前随着通信技术的发展，通信系统正在从2G向3G过渡，在此过渡时期多种信号制式会同时存在，要实现两种制式的信号覆盖只有用两套不同制式的收发信机来实现。这样带来了诸多问题。首先，工程上重复施工。面对一个新开通的信号覆盖网点，要同时对两套收发信机进行包括光缆和天线的重复铺设和安装，浪费人力资源，对于一些安装位置较为偏僻的地点，这些重复工作将浪费更多的资源。其次，对于铺设位置的占用。由于工程现场应用环境较为恶劣，空间有限，多一套收发信机不但会占用更多的空间，而且整机的散热的问题也难以处理。最后，对于收发信机成本的浪费。两套收发信机中需要重复的器件很多，包括整机结构部件、电源部件、IC部件、PCB等。
技术实现思路
本专利技术的目的在于克服现有技术的缺点与不足，提出一种同时覆盖2G和3G信号的收发信机，该收发信机通过把2G和3G单一制式的收发信机集成为一种新型混合制式的收发信机，简化了覆盖方式，并且节约了成本。本专利技术的另一个目的在于提供一种采用同时覆盖2G和3G信号收发信机的信号处理方法。为了达到上述目的，本专利技术采用以下技术方案一种同时覆盖2G和3G信号的收发信机，其特征在于所述收发信机具体包括光模块、FPGA模块、时钟恢复模块、时钟分发模块、DPD反馈模数转换器A/D、2G+3G 模数转换器A/D、监控部分、切换单元；2G DPD系数实现模块、2G数模转换器D/A、2G下行本振模块、2G上行本振模块、2G 下行射频链路、2G射频反馈链路、2G上行信号射频链路；3G DPD系数实现模块、3G数模转换器D/A、3G下行本振模块、3G上行本振模块、3G 下行射频链路、3G射频反馈链路、3G上行信号射频链路；所述FPGA模块分别与光模块、2G DPD系数实现模块以及3G DPD系数实现模块相互连接，所述FPGA模块的输出端分别与时钟恢复模块、2G数模转换器D/A以及3G数模转换器D/A相连接；所述时钟恢复模块的输出端分别与2G下行本振模块、2G上行本振模块、3G下行本振模块、3G上行本振模块以及时钟分发模块相连接；所述时钟分发模块的输出端分别与2G数模转换器D/A、3G数模转换器D/A、2G+3G 模数转换器A/D、DPD反馈模数转换器A/D以及FPGA模块相连接；所述2G下行本振模块的输出端分别与2G下行射频链路和2G射频反馈链路相连接；所述2G上行本振模块的输出端与2G上行信号射频链路相连接；所述3G上行本振模块的输出端与3G上行信号射频链路相连接；所述3G下行本振模块的输出端分别与3G下行射频链路和3G射频反馈链路相连接；所述2G数模转换器D/A的输出端与2G下行射频链路相连接后进行2G射频信号输出；所述3G数模转换器D/A的输出端与3G下行射频链路相连接后进行3G射频信号输出；所述2G射频反馈链路和3G射频反馈链路的输出端都与切换单元相连接；所述切换单元的输出端与DPD反馈模数转换器A/D相连接；所述DPD反馈模数转换器A/D的输出端与FPGA模块相连接；所述2G上行信号射频链路和3G上行信号射频链路的输出端都与2G+3G模数转换器A/D相连接；所述2G+3G模数转换器A/D的输出端与FPGA模块相连接；所述的监控部分实现所有模块的上电配置和控制字的读写。所述2G+3G模数转换器A/D是一个高速的双通道AD芯片，采样速率为IOOMHz以上，输出的数据为IQ数据，两个通道是完全分离的，且隔离度较高，能够胜任一个芯片完成两个通道的模数转换任务，转换后的数据速率为IOOMHz以上。所述FPGA模块的结构包括相互连接的2G FPGA模块和3G FPGA模块，所述2G FPGA 模块分别与光模块、2G DPD系数实现模块相互连接，所述3GFPGA模块与3G DPD系数实现模块相互连接，所述2G FPGA模块的输出端分别与时钟恢复模块和2G数模转换器D/A相连接，所述3G FPGA模块的输出端与3G数模转换器D/A相连接，所述2G FPGA模块和3G FPGA 模块都与时钟分发模块、DPD反馈模数转换器A/D、2G+3G模数转换器A/D的输出端相连接。所述FPGA模块的另一种优化结构包括2G+3G FPGA模块和3G DPD处理芯片，所述 2G+3G FPGA模块的输出端与3G DPD处理芯片连接，所述2G+3G FPGA模块分别与光模块、 2⑶PD系数实现模块相互连接，所述3⑶PD处理芯片与3G DPD系数实现模块相互连接，所述 2G+3G FPGA模块的输出端分别与时钟恢复模块和2G数模转换器D/A相连接，所述3G DPD 处理芯片的输出端与3G数模转换器D/A相连接，所述2G+3G FPGA模块和3G DPD处理芯片都与时钟分发模块、DPD反馈模数转换器A/D的输出端相连接；所述2G+3G FPGA模块还与 2G+3G模数转换器A/D的输出端相连接。一种采用同时覆盖2G和3G信号的收发信机的信号处理方法，其具体步骤包括(1)系统上电后监控部分实现对时钟恢复模块、时钟分发模块、2G数模转换器D/ A、2G+3G模数转换器A/D、3G数模转换器D/A、2G上行本振模块、2G下行本振模块、3G下行本振模块和3G上行本振模块进行配置，所述配置的总线为SPI总线；监控部分继续配置FPGA 模块、2G DPD系数实现模块、3G DPD系数实现模块、DPD反馈模数转换器A/D，所述配置的总线为UHPI总线；(2)系统配置完成后，2G上行信号和3G上行信号分别通过2G上行信号射频链路和3G上行信号射频链路同时输入到系统中，2G上行信号射频链路实现2G射频信号下变频为中频信号，3G上行信号射频链路实现3G射频信号下变频为中频信号，设置2G上行本振模块和3G上行本振模块，使得上述两个中频信号同频或者占用不同的奈奎斯特区间的中心频点；(3)中频信号在2G+3G模数转换器A/D中进行模数转换后输出数据进入FPGA模块，在FPGA模块中实现下变频至零频信号和信号组帧；所述在FPGA模块中实现下变频至零频信号和信号组帧是输出数据分别发送到2G FPGA模块和3G FPGA模块实现下变频和信号组帧；对于另一种优化结构的FPGA模块是将输出数据直接连接到2G+3G FPGA模块中实现下变频和信号组帧；所述2G FPGA模块实现下变频和信号组帧是2G FPGA模块接收到2G+3G模数转换器A/D的上行数据之后，首先将各个载波数字下变频为零频信号，之后对每个载波的数据实现数字域抽取到2G信号的基带，之后把2G信号所有的载波基带信号按照串行的方式排列，与3G信号组帧；所述3G FPGA模块实现下变频和信号组帧是3G FPGA模块接收到2G+3G模数转换器A/D的上行数据之后，首先将各个载波数字下变频为零频信号，之后对每个载波的数据实现数字域抽取到3G信号的基带，之后把3G信号所有的载波基带信号按照串行的方式排列，并且通过2G FPGA模块和3GFPGA模块之间的信号通道将3G基带信号传到2G FPGA模块中；所述2G FPGA模块实现2G基带信号和3G基带信号的组帧，2G FPGA模块接收到 2G信号基带数据后首先将该基带数据加上2G帧头，同时本文档来自技高网...

【技术保护点】
１．一种同时覆盖２Ｇ和３Ｇ信号的收发信机，其特征在于，所述收发信机具体包括：光模块、ＦＰＧＡ模块、时钟恢复模块、时钟分发模块、ＤＰＤ反馈模数转换器Ａ／Ｄ、２Ｇ＋３Ｇ模数转换器Ａ／Ｄ、监控部分、切换单元；２Ｇ　ＤＰＤ系数实现模块、２Ｇ数模转换器Ｄ／Ａ、２Ｇ下行本振模块、２Ｇ上行本振模块、２Ｇ下行射频链路、２Ｇ射频反馈链路、２Ｇ上行信号射频链路；３Ｇ　ＤＰＤ系数实现模块、３Ｇ数模转换器Ｄ／Ａ、３Ｇ下行本振模块、３Ｇ上行本振模块、３Ｇ下行射频链路、３Ｇ射频反馈链路、３Ｇ上行信号射频链路；所述ＦＰＧＡ模块分别与光模块、２Ｇ　ＤＰＤ系数实现模块以及３Ｇ　ＤＰＤ系数实现模块相互连接，所述ＦＰＧＡ模块的输出端分别与时钟恢复模块、２Ｇ数模转换器Ｄ／Ａ以及３Ｇ数模转换器Ｄ／Ａ相连接；所述时钟恢复模块的输出端分别与２Ｇ下行本振模块、２Ｇ上行本振模块、３Ｇ下行本振模块、３Ｇ上行本振模块以及时钟分发模块相连接；所述时钟分发模块的输出端分别与２Ｇ数模转换器Ｄ／Ａ、３Ｇ数模转换器Ｄ／Ａ、２Ｇ＋３Ｇ模数转换器Ａ／Ｄ、ＤＰＤ反馈模数转换器Ａ／Ｄ以及ＦＰＧＡ模块相连接；所述２Ｇ下行本振模块的输出端分别与２Ｇ下行射频链路和２Ｇ射频反馈链路相连接；所述２Ｇ上行本振模块的输出端与２Ｇ上行信号射频链路相连接；所述３Ｇ上行本振模块的输出端与３Ｇ上行信号射频链路相连接；所述３Ｇ下行本振模块的输出端分别与３Ｇ下行射频链路和３Ｇ射频反馈链路相连接；所述２Ｇ数模转换器Ｄ／Ａ的输出端与２Ｇ下行射频链路相连接后进行２Ｇ射频信号输出；所述３Ｇ数模转换器Ｄ／Ａ的输出端与３Ｇ下行射频链路相连接后进行３Ｇ射频信号输出；所述２Ｇ射频反馈链路和３Ｇ射频反馈链路的输出端都与切换单元相连接；所述切换单元的输出端与ＤＰＤ反馈模数转换器Ａ／Ｄ相连接；所述ＤＰＤ反馈模数转换器Ａ／Ｄ的输出端与ＦＰＧＡ模块相连接；所述２Ｇ上行信号射频链路和３Ｇ上行信号射频链路的输出端都与２Ｇ＋３Ｇ模数转换器Ａ／Ｄ相连接；所述２Ｇ＋３Ｇ模数转换器Ａ／Ｄ的输出端与ＦＰＧＡ模块相连接；所述的监控部分实现所有模块的上电配置和控制字的读写。...

【技术特征摘要】
1.一种同时覆盖2G和3G信号的收发信机，其特征在于，所述收发信机具体包括光模块、FPGA模块、时钟恢复模块、时钟分发模块、DPD反馈模数转换器A/D、2G+3G模数转换器A/D、监控部分、切换单元；2G DPD系数实现模块、2G数模转换器D/A、2G下行本振模块、2G上行本振模块、2G下行射频链路、2G射频反馈链路、2G上行信号射频链路；3G DPD系数实现模块、3G数模转换器D/A、3G下行本振模块、3G上行本振模块、3G下行射频链路、3G射频反馈链路、3G上行信号射频链路；所述FPGA模块分别与光模块、2G DPD系数实现模块以及3G DPD系数实现模块相互连接，所述FPGA模块的输出端分别与时钟恢复模块、2G数模转换器D/A以及3G数模转换器 D/A相连接；所述时钟恢复模块的输出端分别与2G下行本振模块、2G上行本振模块、3G下行本振模块、3G上行本振模块以及时钟分发模块相连接；所述时钟分发模块的输出端分别与2G数模转换器D/A、3G数模转换器D/A、2G+3G模数转换器A/D、DPD反馈模数转换器A/D以及FPGA模块相连接；所述2G下行本振模块的输出端分别与2G下行射频链路和2G射频反馈链路相连接； 所述2G上行本振模块的输出端与2G上行信号射频链路相连接； 所述3G上行本振模块的输出端与3G上行信号射频链路相连接； 所述3G下行本振模块的输出端分别与3G下行射频链路和3G射频反馈链路相连接； 所述2G数模转换器D/A的输出端与2G下行射频链路相连接后进行2G射频信号输出； 所述3G数模转换器D/A的输出端与3G下行射频链路相连接后进行3G射频信号输出； 所述2G射频反馈链路和3G射频反馈链路的输出端都与切换单元相连接； 所述切换单元的输出端与DPD反馈模数转换器A/D相连接； 所述DPD反馈模数转换器A/D的输出端与FPGA模块相连接； 所述2G上行信号射频链路和3G上行信号射频链路的输出端都与2G+3G模数转换器A/ D相连接；所述2G+3G模数转换器A/D的输出端与FPGA模块相连接； 所述的监控部分实现所有模块的上电配置和控制字的读写。2.根据权利要求1所述的一种同时覆盖2G和3G信号的收发信机，其特征在于，所述 2G+3G模数转换器A/D是一个高速的双通道AD芯片，采样速率为IOOMHz以上，输出的数据为IQ数据，所述双通道是指两个完全分离的通道。3.根据权利要求1所述的一种同时覆盖2G和3G信号的收发信机，其特征在于，所述 FPGA模块的结构包括相互连接的2G FPGA模块和3G FPGA模块，所述2G FPGA模块分别与光模块、2G DPD系数实现模块相互连接，所述3G FPGA模块与3G DPD系数实现模块相互连接，所述2G FPGA模块的输出端分别与时钟恢复模块和2G数模转换器D/A相连接，所述3G FPGA模块的输出端与3G数模转换器D/A相连接，所述2G FPGA模块和3G FPGA模块都与时钟分发模块、DPD反馈模数转换器A/D、2G+3G模数转换器A/D的输出端相连接。4.根据权利要求1所述的一种同时覆盖2G和3G信号的收发信机，其特征在于，所述 FPGA模块的另一种优化结构包括2G+3G FPGA模块和3G DPD处理芯片，所述2G+3G FPGA模块的输出端与3G DPD处理芯片连接，所述2G+3G FPGA模块分别与光模块、2G DPD系数实现模块相互连接，所述XDPD处理芯片与3G DPD系数实现模块相互连接，所述2G+3G FPGA模块的输出端分别与时钟恢复模块和2G数模转换器D/A相连接，所述3G DPD处理芯片的输出端与3G数模转换器D/A相连接，所述2G+3G FPGA模块和3G DPD处理芯片都与时钟分发模块、DPD反馈模数转换器A/D的输出端相连接；所述2G+3G FPGA模块还与2G+3G模数转换器A/D的输出端相连接。5.一种同时覆盖2G和3G信号的收发信机的信号处理方法，其特征在于，所述方法的具体步骤包括(1)系统上电后监控部分实现对时钟恢复模块、时钟分发模块、2G数模转换器D/A、 2G+3G模数转换器A/D、3G数模转换器D/A、2G上行本振模块、2G下行本振模块、3G下行本振模块和3G上行本振模块进行配置，所述配置的总线为SPI总线；监控部分继续配置FPGA 模块、2G DPD系数实现模块、3G DPD系数实...

【专利技术属性】
技术研发人员：龚贺，于吉涛，李繁，詹科麟，
申请(专利权)人：京信通信技术广州有限公司，
类型：发明
国别省市：81