双电源选择电路制造技术

本发明专利技术提供一种双电源选择电路，涉及模拟集成电路领域，为解决在同时 连接两路电源的情况下，选择电压值高的电源进行供电的技术问题而设计。所 述双电源选择电路包括：偏置电路、双电源电压比较电路、及功率选择电路； 所述偏置电路，其输入为第一电源电压和第二电源电压，输出为偏置电压；所 述双电源电压比较电路，其输入为所述第一电源电压、所述第二电源电压及所 述偏置电压，输出为一比较信号；所述功率选择电路，其输入为所述第一电源 电压、第二电源电压以及所述比较信号，输出一选择电压，所述选择电压为所 述第一电源电压和所述第二电源电压中电压值高的电源电压。本发明专利技术可应用于 锂离子电池充电器电路中。

【技术实现步骤摘要】

本专利技术涉及模拟集成电路领域，特别是指一种双电源选择电路。
技术介绍
在电路设计中，当两路电源同时供电时，需要对电源进行选择。如果不能正常选4奪电源，则可能会损害元器件。以锂离子(Li-ion)电池充电器为例。 随着锂离子电池的线性充电芯片越来越集成化，充电功率管(PMOS)也被集 成进线性充电器。为了缩小充电器的体积，并且降低生产成本，首选CMOS 工艺。当给锂离子电池充电时，充电功率管同时连接两路电源，即充电电源和 负载(待充电的电池)。充电器在上电时可能会由于上电顺序的误动作，使得 充电电池的电压给PMOS管供电。当电池电压小于电源电压时，PMOS管的 物理器件结构中应该反偏的二极管(Diode)正向导通，这样会损坏充电器芯 片，从而导致充电器不能正常工作。
技术实现思路
本专利技术要解决的技术问题是提供一种双电源选择电路，能够在同时连接两 路电源的情况下，选择电压值高的电源进行供电。为解决上述技术问题，本专利技术的实施例提供技术方案如下 一种双电源选择电路包括偏置电路、双电源电压比较电路、及功率选择 电路；所述偏置电路，其输入为第一电源电压和第二电源电压，输出为偏置电压；所述双电源电压比较电路，其输入为所述第一电源电压、所述第二电源电压及所述偏置电压，输出为一比较信号，所述比较信号为所述第一电源电压与所述第二电源电压的比较信号；所述功率选择电路，其输入为所述第一电源电压、第二电源电压以及所述比较信号，输出一选择电压，所述选择电压为所述第一电源电压和所述第二电 源电压中电压值高的电源电压。所述偏置电路包括第一PMOS管、第二NMOS管及第三NMOS管； 所述第一 PMOS管的源极和所述第一 PMOS管的衬底均与所述第一电源电压连接，所述第一PMOS管的栅极接地，所述第一PMOS管的漏极连接所述第二NMOS管的源极；所述第二 NMOS管的源极连接所述第三NMOS管的漏极，所述第二NMOS管的衬底接地，所述第二 NMOS管的栅极和所述第二 NMOS管的漏极均与所述第二电源电压连接；所述第三NMOS管的源极和所述第三NMOS管的衬底均接地，所述第三NMOS管的栅极和所述第三NMOS管的漏极短接，并且输出所述偏置电压。 优选的，所述第一PMOS管为倒比管；和/或所述第二NMOS管为倒比管。 可选的，所述偏置电路包括第一电阻、第二电阻以及第十四NMOS管； 所述第 一电阻的一端连接所述第 一电源电压，所述第 一 电阻的另 一端连接所述第十四NMOS管的漏极；所述第二电阻的 一端连接所述第二电源电压，所述第二电阻的另 一端连接所述第十四NMOS管的漏极；所述第十四NMOS管的源极和所述第十四NMOS管的衬底分别接地，所 述第十四NMOS管的斥册极和所述第十四NMOS管的漏极短接，并且输出所述 偏置电压。所述双电源电压比较电路包括第六PMOS管、第七PMOS管、第八NMOS 管、第九NMOS管、第十PMOS管、第十一NMOS管以及第三反相器；所述第六PMOS管的源极和所述第六PMOS管的衬底均与所述第二电源 电压连接，所述第六PMOS管的栅极和所述第六PMOS管的漏极均与所述第 七PMOS管的栅极连接；所述第七PMOS管的源极和所述第七PMOS管的村底均与所述第一电源 电压连接，所述第七PMOS管的漏极连接所述第九NMOS管的漏极；所述第八NMOS管的源极和所述第八NMOS管的衬底均接地，所述第八 NMOS管的栅极连接所述偏置电路输出的偏置电压，所述第八NMOS管的漏极连接所述第六PMOS管的漏极；所述第九NMOS管的源极和所述第九NMOS管的衬底均接地，所述第九 NMOS管的栅极连接所述偏置电路输出的偏置电压，所述第九NMOS管的漏 极连接所述第七PMOS管的漏极；所述第三反相器的输入端分别与所述第七PMOS管的漏极和第九NMOS 管的漏极连接，所述第三反相器的输出端连接所述第十PMOS管的栅极，所 述第三反相器的电源端连接所述第 一 电源电压，所述第三反相器的地端接地；所述第十PMOS管的源极和所述第十PMOS管的衬底均与所述第一电源 电压连接，所述第十PMOS管的漏极连接所述第十一 NMOS管的漏极，并且 输出所述比较信号；所述第十一NMOS管的源极和所述第十一NMOS管的衬底均接地，所述 第十一 NMOS管的栅极连接所述偏置电路输出的偏置电压。正反馈电路，输入所述偏置电压和所述比较信号，输出拉电流到所述双电 源电压比较电路。所述正反馈电路包括第四NMOS管和第五NMOS管；所述第四NMOS管的源极连接所述第五NMOS管的漏极，所述第四 NMOS管的衬底接地，所述第四NMOS管的栅极的输入为所述比较信号，所 述第四NMOS管的漏极连接所述第六PMOS管的漏极；所述第五NMOS管的源极和所述第五NMOS管的衬底接地，所述第五 NMOS管的栅极连接所述偏置电路输出的偏置电压。进一步，所述正反馈电路还包括第一反相器和第二反相器；所述第四NMOS管的栅极通过所述第一反相器和所述第二反相器连接所 述双电源电压比较电路输出的所述比较信号；所述第一反相器的输入端的输入为所述比较信号，所述第一反相器的输出 端连接所述第二反相器的输入端，所述第 一反相器的电源端的输入为所述选择 电压，所述第一反相器的地端接地；所述第二反相器的输出端连接所述第四NMOS管的栅极，所述第二反相 器的电源端的输入为所述选择电压，所述第二反相器的地端接地。所述功率选择电路包括第四反相器、第十二 PMOS管以及第十三PMOS所述第四反相器的输入端连接所述比较信号，所述第四反相器的输出端连接所述第十二 PMOS管的栅极，所述第四反相器的电源端的输入为所述选择 电压，所述第四反相器的地端接地；所述第十二 PMOS管的源极连接所述第一电源电压，所述第十二 PMOS 管的衬底分别与所述第十二 PMOS管的漏才及、所述第十三PMOS管的衬底和 所述第十三PMOS管的漏极连接，并且输出所述选择电压；所述第十三PMOS管的源极连接所述第二电源电压，所述第十三PMOS 管的栅极连接所述双电源电压比较电路输出的所述比较信号。本专利技术的实施例具有以下有益效果上述方案中，偏置电路输入第一电源电压和第二电源电压，给双电源电压 比较电路提供偏置电压；双电源电压比较电路输入所述第一电源电压和所述第 二电源电压以及所述偏置电压，给功率选择电路提供所述第一电源电压与所述 第二电源电压的比较信号；功率选择电路，输入所述第一电源电压、第二电源 电压以及所述第一电源电压与所述第二电源电压的比较信号，输出选择电压， 所述选择电压为所述第 一 电源电压和所述第二电源电压中电压值高的电源电 压，因此，能够在两路电源供电的情况下，选择电压高的电源为电路提供电压。附图说明图1是本专利技术所述的双电源选择电路第一实施例的结构示意图； 图2是本专利技术所述的双电源选择电路第二实施例的结构示意图； 图3是本专利技术所述的双电源选择电路第三实施例的电路结构图； 图4是本专利技术所述的双电源选择电路第四实施例的电路结构图； 图5是本专利技术所述的双电源选择电路第五实施例的电路结构图； 图6为上述实施例中反相器的电路结构图7为本专利技术实施例所述的双电源选择电路从上电到电源切换过程中选 择电压的输出波形示意图。具体实施方式为使本文档来自技高网...

【技术保护点】
一种双电源选择电路，其特征在于，包括：偏置电路、双电源电压比较电路、及功率选择电路；　所述偏置电路，其输入为第一电源电压和第二电源电压，输出为偏置电压；　所述双电源电压比较电路，其输入为所述第一电源电压、所述第二电源电压及所述偏置电压，输出为一比较信号，所述比较信号为所述第一电源电压与所述第二电源电压的比较信号；　所述功率选择电路，其输入为所述第一电源电压、第二电源电压以及所述比较信号，输出一选择电压，所述选择电压为所述第一电源电压和所述第二电源电压中电压值高的电源电压。

【技术特征摘要】
1.一种双电源选择电路，其特征在于，包括偏置电路、双电源电压比较电路、及功率选择电路；所述偏置电路，其输入为第一电源电压和第二电源电压，输出为偏置电压；所述双电源电压比较电路，其输入为所述第一电源电压、所述第二电源电压及所述偏置电压，输出为一比较信号，所述比较信号为所述第一电源电压与所述第二电源电压的比较信号；所述功率选择电路，其输入为所述第一电源电压、第二电源电压以及所述比较信号，输出一选择电压，所述选择电压为所述第一电源电压和所述第二电源电压中电压值高的电源电压。2. 根据权利要求1所述的双电源选择电路，其特征在于，所述偏置电路 包括第一PMOS管、第二NMOS管及第三NMOS管；所述第一 PMOS管的源极和所述第一 PMOS管的衬底均与所述第一电源 电压连接，所述第一PMOS管的栅极接地，所述第一PMOS管的漏极连接所 述第二NMOS管的源极；所述第二 NMOS管的源极连接所述第三NMOS管的漏极，所述第二 NMOS管的衬底接地，所述第二 NMOS管的栅极和所述第二 NMOS管的漏极 均与所述第二电源电压连接；所述第三NMOS管的源极和所述第三NMOS管的衬底均接地，所述第三 NMOS管的栅极和所述第三NMOS管的漏极短接，并且输出所述偏置电压。3. 根据权利要求2所述的双电源选择电路，其特征在于， 所述第一 PMOS管为倒比管；和/或所述第二NMOS管为倒比管。4. 根据权利要求1所述的双电源选择电路，其特征在于，所述偏置电路 包括第一电阻、第二电阻以及第十四NMOS管；所述第一电阻的一端连接所述第一电源电压，所述第一电阻的另 一端连接 所述第十四NMOS管的漏极；所述第二电阻的一端连接所述第二电源电压，所述第二电阻的另一端连接 所述第十四NMOS管的漏极；所述第十四NMOS管的源极和所述第十四NMOS管的衬底分别接地，所 述第十四NMOS管的斥册极和所述第十四NMOS管的漏极短接，并且输出所述 偏置电压。5. 根据权利要求1所述的双电源选择电路，其特征在于，所述双电源电 压比较电路包括第六PMOS管、第七PMOS管、第八NMOS管、第九NMOS 管、第十PMOS管、第十一NMOS管以及第三反相器；所述第六PMOS管的源极和所述第六PMOS管的衬底均与所述第二电源 电压连接，所述第六PMOS管的纟册极和所述第六PMOS管的漏极均与所述第 七PMOS管的栅极连接；所述第七PMOS管的源极和所述第七PMOS管的衬底均与所述第一电源 电压连接，所述第七PMOS管的漏极连接所述第九NMOS管的漏极；所述第八NMOS管的源极和所述第八NMOS管的衬底均接地，所述第八 NMOS管的栅极连接所述偏置电路输出的偏置电压，所述第八NMOS管的漏 极连接所述第六PMOS管的漏极；所述第九NM...

【专利技术属性】
技术研发人员：许乐平，石立勇，雷晗，朱樟明，
申请(专利权)人：许乐平，石立勇，雷晗，朱樟明，
类型：发明
国别省市：94