ＣＭＯＳ数据清除电路制造技术

一种ＣＭＯＳ数据清除电路，用于清除一电脑的ＣＭＯＳ数据，包括一第一电子开关、一第一电阻及一第二电阻，所述第一电子开关包括一第一端、一第二端及一第三端，所述第一电子开关的第一端通过所述第一电阻连接至所述电脑的一备用电源，第二端连接至所述电脑的一ＣＭＯＳ芯片的数据复位端，第三端连接至所述电脑的一硬件复位端，并通过所述第二电阻连接至所述电脑的一双重电源，当所述电脑上电但未开机时，所述备用电源输出一电压，控制所述第一电子开关导通，当触发所述硬件复位端时，所述数据复位端也被触发以清除所述电脑的ＣＭＯＳ数据。所述ＣＭＯＳ数据清除电路可方便用户清除电脑的ＣＭＯＳ数据。

【技术实现步骤摘要】

本专利技术涉及一种CMOS数据清除电路，特别涉及一种可方便清除电脑CMOS芯片中的CMOS数 据的电路。
技术介绍
电脑通常利用其主板上的跳线来清除CMOS芯片中的CMOS数据或者恢复BIOS设置，使得用 户在忘记CMOS密码或者BIOS设置无法启动电脑时可启动电脑。电脑主板上最常见的是一种键 帽式跳线，键帽式跳线由底座和键帽组成。跳线的底座上设置有若干不连通的引脚，相邻 的两根引脚之间可通过跳线的键帽电性连接以实现特定的连接关系。在电脑正常工作的情 况下，键帽被安装在底座上的两个特定引脚之间以实现供电电路对CMOS芯片的正常供电，保 证CMOS芯片中的CMOS数据不会丢失。当电脑设置出现故障时，用户可将键帽从底座上取下并 安装在另外两个引脚之间以清除CMOS芯片中的CMOS数据。这就需要拆开机箱，找到清除 CMOS数据的跳线位置，再进行跳线操作，给用户带来极大的不便。
技术实现思路
鉴于以上内容，有必要提供一种CMOS数据清除电路，可方便用户清除CMOS芯片中的 CM0S数据。一种CMOS数据清除电路，用于清除一电脑的CMOS数据，包括一第一电子开关、 一第一电 阻及一第二电阻，所述第一电子开关包括一第一端、 一第二端及一第三端，所述第一电子开 关的第一端通过所述第一电阻连接至所述电脑的一备用电源，第二端连接至所述电脑的一 CMOS芯片的数据复位端，第三端连接至所述电脑的一硬件复位端，并通过所述第二电阻连接 至所述电脑的一双重电源，当所述电脑上电但未开机时，所述备用电源输出一电压，控制所 述第一电子开关导通，当触发所述硬件复位端时，所述数据复位端也被触发以清除所述电脑 的CM0S数据。所述CMOS数据清除电路通过触发所述电脑的的硬件复位端来控制所述第一电子开关导通 ，进而触发所述数据复位端，以清除所述电脑的CMOS数据，避免了拆开机箱等繁琐的步骤， 给用户带来了方便。附图说明图1是本专利技术CM0S数据清除电路较佳实施方式的电路图。具体实施例方式下面结合附图及较佳实施方式对本专利技术作进一步详细描述请参考图l，本专利技术CMOS数据清除电路用于清除电脑的CMOS数据。所述CMOS数据清除电 路的较佳实施方式包括场效应管Q1-Q5、 二极管D1及电阻R1-R4。所述场效应管Q1-Q4为N沟道 M0S型场效应管，所述场效应管Q5为P沟道MOS型场效应管。所述场效应管Q1的栅极通过所述电阻R1连接至所述电脑的一备用电源5V—SB，漏极连接 至一CM0S芯片10的数据复位端RTCRST，源极连接至所述二极管D1的阴极，所述二极管D1的阳 极连接至所述电脑的一硬件复位端HW—RST，所述二极管D1的阳极还通过所述电阻R2连接至所 述电脑的一双重电源3D3V—DUAL，所述二极管D1的阴极与所述电脑的前面板的一复位按钮20 相连，无论所述电脑处于开机状态或休眠状态，所述双重电源3D3V—DUAL都可以输出电压， 使所述二极管D1导通，此时所述硬件复位端HW—RST相当于直接与所述电脑前面板的复位按钮 20相连，当按压所述复位按钮20时，所述硬件复位端HW—RST为低电平，可重新启动所述电脑 ，当所述数据复位端RTCRST为低电平时，可使所述CM0S芯片10中的CM0S数据被清除。所述场效应管Q2的栅极连接至所述场效应管Q3的栅极，并通过所述电阻R3接地，所述场 效应管Q2的漏极连接至所述场效应管Q1的栅极，所述场效应管Q3的漏极连接至所述场效应管 Q4的漏极，并通过所述电阻R4连接至所述备用电源5V—SB，所述场效应管Q4的栅极连接至所 述电脑的一系统电源5V—SYS，所述场效应管Q2-Q4的源极均接地。所述场效应管Q5的栅极连 接至所述场效应管Q3、 Q4的漏极，所述场效应管Q5的漏极连接至所述场效应管Q2的栅极，所 述场效应管Q5的源极连接至所述备用电源5V—SB 。当所述电脑上电但未开机时，所述备用电源5V—SB输出一电压，控制所述场效应管Q1导 通，此时所述硬件复位端HW—RST与所述数据复位端RTCRST相连，通过触发所述电脑的前面板 复位按钮20使所述数据复位端RTCRST为低电平，便可清除所述CM0S芯片10中的CM0S数据。电脑开机后，所述系统电源5V—SYS输出一电压，控制所述场效应管Q4导通，所述场效应 管Q5的栅极为低电平，所述场效应管Q5导通，因此所述场效应管Q2的栅极为高电平，所述场 效应管Q2导通，使所述场效应管Q1截止，当触发所述硬件复位端HW—RST时，所述数据复位端 RTCRST不会同时被触发，因此不会清除所述CMOS芯片10中的CMOS数据。所述场效应管Q5在电脑开机后导通，使其漏极输出高电平，所述场效应管Q3也导通，所 述场效应管Q3的漏极输出低电平，当所述电脑由开机状态进入休眠状态的瞬间，所述场效应 管Q3的漏极依然为低电平，所述场效应管Q5导通，又使场效应管Q3保持在导通状态，其漏极 输出低电平使所述场效应管Q5也始终保持在导通状态，即所述场效应管Q3及Q5在所述电脑由开机进入休眠状态后始终导通，从而使所述场效应管Q2导通，所述场效应管Q1始终保持在截 止状态，因此当电脑由开机进入休眠状态时，由于所述场效应管Q1截止，即使操作所述复位 按钮20触发所述硬件复位端HW—RST，也不会造成所述电脑的CM0S芯片10中的CMOS数据被清除本实施方式中，所述场效应管Q1-Q5作为电子开关，也可分别由一三极管代替，每一三 极管的基极、集电极和发射极的连接方式分别与对应的场效应管的栅极、漏极和源极相同。 所述二极管D1可防止反向电流产生的漏电现象，所述二极管D1也可省略。本专利技术CM0S数据清除电路通过操作所述电脑的前面板复位按钮20来触发所述硬件复位端 HW—RST，进而触发所述数据复位端RTCRST，以清除所述电脑的CMOS数据，避免在需要清除 CMOS数据时拆开机箱，给用户带来了方便，且所述CMOS数据清除电路还可防止在所述电脑处 于开机状态以及由开机状态进入休眠状态时，所述CMOS数据被误清除的问题，即当所述电脑 处于开机状态以及由开机状态进入休眠状态时，触发所述硬件复位端HW—RST只会控制所述电 脑被重启，而不会清除CM0S芯片10中的CM0S数据。本实施方式中，只有在所述电脑在断电后 重新上电之时，所述CMOS芯片10中的CMOS数据才能被清除。本文档来自技高网...

【技术保护点】
一种ＣＭＯＳ数据清除电路，用于清除一电脑的ＣＭＯＳ数据，包括一第一电子开关、一第一电阻及一第二电阻，所述第一电子开关包括一第一端、一第二端及一第三端，所述第一电子开关的第一端通过所述第一电阻连接至所述电脑的一备用电源，第二端连接至所述电脑的一ＣＭＯＳ芯片的数据复位端，第三端连接至所述电脑的一硬件复位端，并通过所述第二电阻连接至所述电脑的一双重电源，当所述电脑上电但未开机时，所述备用电源输出一电压，控制所述第一电子开关导通，当触发所述硬件复位端时，所述数据复位端也被触发以清除所述电脑的ＣＭＯＳ数据。

【技术特征摘要】
1.一种CMOS数据清除电路，用于清除一电脑的CMOS数据，包括一第一电子开关、一第一电阻及一第二电阻，所述第一电子开关包括一第一端、一第二端及一第三端，所述第一电子开关的第一端通过所述第一电阻连接至所述电脑的一备用电源，第二端连接至所述电脑的一CMOS芯片的数据复位端，第三端连接至所述电脑的一硬件复位端，并通过所述第二电阻连接至所述电脑的一双重电源，当所述电脑上电但未开机时，所述备用电源输出一电压，控制所述第一电子开关导通，当触发所述硬件复位端时，所述数据复位端也被触发以清除所述电脑的CMOS数据。2.如权利要求1所述的CM0S数据清除电路，其特征在于所述硬件 复位端与所述第一电子开关的第三端之间还连接一二极管，所述二极管的阳极与所述硬件复 位端相连，阴极与所述第一电子开关的第三端相连。3.如权利要求1或2所述的CM0S数据清除电路，其特征在于所述第 一电子开关为N沟道MOS型场效应管，其第一、第二、第三端分别为栅极、漏极和源极。4.如权利要求1或2所述的CM0S数据清除电路，其特征在于所述第 一电子开关为NPN型三极管，其第一、第二、第三端分别为基极、集电极和发射极。5.如权利要求1所述的CM0S数据清除电路，其特征在于所述CM0S 数据清除电路还包括一第二电子开关、 一第三电子开关、 一第四电子开关、 一第五电子开关 、 一第三电阻及一第四电阻，所述第二至第五电子开关分别包括一第一端、 一第二端及一第 三端，所述第二电子开关的第一端连接至所述第三电子开关的第一端，并通过所述第三电阻 接地，所述第二电子开关的第二端连接至...

【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94[中国|深圳]