【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种延迟电路，尤其涉及通过反馈使延迟量稳定的技术。
技术介绍
测试半导体器件的自动测试装置(Automatic Test Equipment,以下称为ATE)安装有用于控制要提供给被测试器件(以下称为DUT)的测试图案的定时的定时发生器。定时发生器能够按测试图案的每一周期任意地设定各数据的边沿定时。通过逻辑部和高精度部这二个阶段执行边沿的定时调节。逻辑部以测试器工作时钟的周期为单位，使边沿的定时移位。高精度部以高于提供给逻辑部的时钟信号的周期的分辨率调节延迟量。例如高精度电路通过粗延迟(Coarse Delay)和微小延迟(Fine Delay) 这2阶段使脉冲的边沿延迟。赋予粗延迟的延迟电路采用如下方式使赋予单位延迟量的门极延迟元件级联连接，切换其级数，由此控制延迟量。门极延迟元件的延迟量随着温度、电源电压而变动。为了抑制延迟量的变动，提出了使用 DLL(Delay Locked Loop，延迟锁相环)、PLL(Phase Locked Loop，锁相环)方式通过反馈来使门极延迟元件的延迟量稳定的技术。
技术实现思路
本专利技术是鉴于上述情况而做成...
【技术保护点】
１．一种延迟电路，其对输入信号赋予延迟，其特征在于，包括：主延迟元件，对所述输入信号赋予与偏压相应的延迟；第１选择器，接收基准时钟信号和环路时钟信号，选择其中一方；副延迟元件，具有与所述主延迟元件相同的结构，对从所述第１选择器输出的选择时钟信号赋予与偏压相应的延迟；旁路路径，用于旁通所述副延迟元件；相位检测器，检测通过了所述副延迟元件的所述选择时钟信号与通过了所述旁路路径的所述选择时钟信号的相位差，生成具有与相位差相应的电平的相位检测信号；计数器，进行与来自所述相位检测器的所述相位检测信号的电平相应的计数工作；Ｄ／Ａ转换器，将所述计数器的计数值转换为模拟电压，将其作为所述偏...
【技术特征摘要】
【国外来华专利技术】1.一种延迟电路，其对输入信号赋予延迟，其特征在于，包括 主延迟元件，对所述输入信号赋予与偏压相应的延迟；第1选择器，接收基准时钟信号和环路时钟信号，选择其中一方； 副延迟元件，具有与所述主延迟元件相同的结构，对从所述第1选择器输出的选择时钟信号赋予与偏压相应的延迟；旁路路径，用于旁通所述副延迟元件；相位检测器，检测通过了所述副延迟元件的所述选择时钟信号与通过了所述旁路路径的所述选择时钟信号的相位差，生成具有与相位差相应的电平的相位检测信号；计数器，进行与来自所述相位检测器的所述相位检测信号的电平相应的计数工作； D/A转换器，将所述计数器的计数值转换为模拟电压，将其作为所述偏压提供给所述主延迟元件和所述副延迟元件；偏置电路，生成所述D/A转换器的基准电压；环路振荡器，具有第2选择器，并在所述第1选择器选择了所述环路时钟信号的状态下，作为振荡器进行工作，所述第2选择器接收通过了所述副延迟元件的所述选择时钟信号和通过了所述旁路路径的所述选择时钟信号，选择其中一方作为所述环路时钟信号提供给所述第1选择器。2.根据权利要求1所述的延迟电路，其特征在于，还包括初始化部，所述初始化部在使所述延迟电路初始化的校准过程中，在所述第1 选择器选择了所述基准时钟信号的状态下，使所述延迟电路工作，监控所述计数器的计数值，设定所述基准电压以使所述计数值的变动量包含在预定的范围内。3.根据权利要求2所述的延迟电路，其特征在于，所述初始化部在所述校准过程中，在所述第1选择器选择了所述基准时钟信号的状态下，使所述延迟电路工作预定时间，设定所述基准电压以避免所述计数器的计数值溢出或下溢。4.根据权利要求2所述的延迟电路，其特征在于， 还具有测量所述环路振荡器的周期的周期测量部，所述初始化部基于由所述周期测量部测量出的周期，设定所述基准电压和所述计数器的初始值的至少一方。5.根据权利要求4所述的延迟电路，其特征在于，所述初始化部在基于所述计数值的变动量设定所述基准电压之前，基于所述周期对所述基准电压和所述计数器的初始值的至...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。