重置电路制造技术

本发明专利技术公开了一种重置电路，适用于调整移位缓存器的输出端的电位，其包括重置电路驱动模块以及重置模块。其中，重置电路驱动模块接收致能信号并提供此致能信号至重置电路驱动模块的输出端；重置模块电性耦接至移位缓存器的输出端以及重置电路驱动模块的输出端，重置电路驱动模块的输出端的电位控制重置模块是否导通位于移位缓存器的输出端至第一预设电位之间的电性通路。

【技术实现步骤摘要】

本专利技术是有关于显示
，且特别是有关于一种适于调整移位缓存器的输出端的电位的重置电路的结构。
技术介绍
按，随着科技的发展，平面显示器(例如，液晶显示器)因具有高画质、体积小、重量轻及应用范围广等优点，而被广泛地应用于移动电话、笔记型计算机、桌上型显示装置以及电视等各种消费性电子产品中，并已经逐渐地取代传统的阴极射线管显示器而成为显示器的主流。目前为降低平面显示器的成本，故发展出阵列上栅极驱动电路(Gate-on-Array， G0A)与半源驱动电路(Half-source Driving,HSD)技术。通常，阵列上栅极驱动电路包括相互串接的多个移位缓存器以依序输出多个栅极驱动脉冲，图1为相互串接的多个移位缓存器中的单级移位缓存器SR(n)。具体地，移位缓存器SR(η)包括晶体管Til、Τ12及Τ21 与下拉电路100。其中，晶体管T12的漏/源极接收频率信号CK(n-l)，晶体管T12的栅极接收控制信号Q(n-l)以决定是否允许频率信号CK(n-1)传递至晶体管T12的源/漏极；晶体管Tll的漏/源极与栅极皆电性耦接至晶体管T12的源/漏极以将频率信号CK(n-1)传递至Q节点；晶体管T21的栅极电性耦接至Q节点以藉由Q节点处的控制信号Q(n)来决定晶体管T21是否导通，晶体管T21的漏/源极接收另一频率信号CK (η)，且晶体管Τ21的源 /漏极作为移位缓存器SR(η)的输出端以根据所接收到的频率信号CK(η)输出栅极驱动脉冲G(n)；在此，Q(n-l)为上一级移位缓存器的Q节点处的控制信号。下拉电路100电性耦接至Q节点与栅极关闭信号准位VSS之间，并电性耦接至晶体管T21的源/漏极以在特定时段将栅极驱动脉冲G (η)拉至栅极关闭信号准位VSS。图2为相关于图1所示移位缓存器SR(η)的多个信号的时序图，下面将结合图1 及图2说明移位缓存器SR(η)的工作原理当移位缓存器SR(η)的栅极驱动脉冲G(n)输出时，下拉电路100中的晶体管T31、T32、T41及T42截止；当移位缓存器SR(η)的栅极驱动脉冲G(n)关闭时，使用控制信号Q(n)的t时段使得栅极驱动脉冲G(η)释放至栅极关闭信号准位VSS。然而，当下拉电路100中的晶体管Τ41与Τ42的制程变异过大时，会导致控制信号 Q(η)在时段t提早漏电至栅极关闭信号准位VSS而非如图2中时段t的虚线所示，则栅极驱动脉冲G(n)无法正常关闭进而导致栅极驱动脉冲G(η)会有拖曳现象(如图2中时段t 内G(n)的波形)，当拖曳过长时，则会导致画面内像素数据的错充，造成画面显示异常。
技术实现思路
本专利技术的目的是提供一种重置电路，以改善栅极驱动脉冲拖曳现象。本专利技术一实施例提出的重置电路，适用于调整移位缓存器的输出端的电位。本实施例中的重置电路包括重置电路驱动模块以及重置模块；其中，重置电路驱动模块接收致能信号并提供此致能信号至重置电路驱动模块的输出端；重置模块电性耦接至移位缓存器的输出端以及重置电路驱动模块的输出端，重置电路驱动模块的输出端的电位控制重置模块是否导通位于移位缓存器的输出端至第一预设电位之间的电性通路。在本专利技术的一实施例中，上述的重置电路用以重置相互串接的多个移位缓存器中的某个移位缓存器，且重置电路驱动模块包括第一晶体管，此第一晶体管包括控制端、第一通路端以及第二通路端；控制端电性耦接至重置控制信号以使重置控制信号藉由控制端控制第一晶体管是否导通，第一通路端接收上述的致能信号，第二通路端电性耦接至移位缓存器的输出端。进一步地，当重置电路所重置的移位缓存器为上述的相互串接的多个移位缓存器中的奇数级的移位缓存器，且重置控制信号为此奇数级的移位缓存器的下一个奇数级的移位缓存器中用以控制所接收的相对应的频率信号是否被提供至此下一个奇数级的移位缓存器的输出端的信号。此时，重置模块可包括第二晶体管；此第二晶体管的控制端电性耦接至第一晶体管的第二通路端，使第一晶体管的第二通路端上的电位藉由第二晶体管的控制端而控制是否导通第二晶体管；第二晶体管的第一通路端电性耦接至奇数级的移位缓存器的输出端；第二晶体管的第二通路端电性耦接至第一预设电位。又或者，当重置电路所重置的移位缓存器为上述的相互串接的多个移位缓存器中的偶数级的移位缓存器，重置控制信号为此偶数级的移位缓存器的下一级的移位缓存器的输出端所提供的信号。此时，重置模块可包括第二晶体管；在此，第二晶体管的控制端电性耦接至第一晶体管的第二通路端，使第一晶体管的第二通路端的电位藉由第二晶体管的控制端而控制是否导通第二晶体管；第二晶体管的第一通路端电性耦接至此偶数级的移位缓存器的输出端；第二晶体管的第二通路端电性耦接至第一预设电位；其中，此偶数级的移位缓存器根据前一级的移位缓存器的输出信号而决定是否将频率信号导通至此偶数级的移位缓存器的输出端，且第一预设电位为此频率信号被传输到此偶数级的移位缓存器时的电位。在本专利技术的一实施例中，上述的重置电路更包括停止重置模块，电性耦接至移位缓存器的输出端以及重置电路驱动模块的输出端，此停止重置模块根据移位缓存器的输出端的电位而决定是否导通重置电路驱动模块的输出端至第二预设电位之间的电性通路。在此，重置电路驱动模块可包括第一晶体管与第二晶体管；第一晶体管包括控制端、第一通路端与第二通路端，第一晶体管的控制端与第一通路端接收上述的致能信号；第二晶体管包括控制端、第一通路端与第二通路端，第二晶体管的控制端电性耦接至第一晶体管的第二通路端，第二晶体管的第一通路端接收上述的致能信号，且第二晶体管的第二通路端作为重置电路驱动模块的输出端。再者，停止重置模块可包括晶体管；晶体管的控制端电性耦接至移位缓存器的输出端，以使移位缓存器的输出端的电位藉由控制端而控制是否导通此晶体管；第一通路端电性耦接至重置电路驱动模块的输出端；第二通路端电性耦接至第二预设电位。此外，重置模块可包括晶体管；此晶体管的控制端电性耦接至重置电路驱动模块的输出端，使重置电路驱动模块的输出端的电位藉由此晶体管的控制端而控制是否导通此晶体管；第一通路端电性耦接至移位缓存器的输出端；第二通路端电性耦接至第一预设电位。在此，第一预设电位可设置为等于第二预设电位；移位缓存器根据前一级的移位缓存器的输出信号而决定是否将频率信号导通至此移位缓存器的输出端，且第一预设电位为此频率信号被传输到移位缓存器时的电位。本专利技术再一实施例提出的一种重置电路，适用于调整移位缓存器的输出端的电位。本实实例中，重置电路包括重置电路驱动模块以及重置模块；其中，重置电路驱动模块根据重置控制信号而控制是否提供致能信号至重置电路驱动模块的输出端；重置模块电性耦接至移位缓存器的输出端以及重置电路驱动模块的输出端，重置电路驱动模块的输出端的电位控制重置模块是否导通位于移位缓存器的输出端至第一预设电位之间的电性通路。 再者，重置电路用以重置相互串接的多个移位缓存器中的一个移位缓存器，当重置电路所重置的移位缓存器为上述的相互串接的多个移位缓存器中的奇数级的移位缓存器时所使用的重置控制信号与当重置电路所重置的移位缓存器为上述的相互串接的多个移位缓存器中的偶数级的移位缓存器时所使用的重置控制信号不同。进一步的，当重置电路所重置的为奇数级的移位缓存器时，重置控制本文档来自技高网...

【技术保护点】
１．一种重置电路，适用于调整一移位缓存器的输出端的电位，其特征在于，该重置电路包括：一重置电路驱动模块，接收一致能信号并提供该致能信号至该重置电路驱动模块的输出端；以及一重置模块，电性耦接至该移位缓存器的输出端以及该重置电路驱动模块的输出端，该重置电路驱动模块的输出端的电位控制该重置模块是否导通位于该移位缓存器的输出端至一第一预设电位之间的电性通路。

【技术特征摘要】
2010.12.30 TW 0991470341.一种重置电路，适用于调整一移位缓存器的输出端的电位，其特征在于，该重置电路包括一重置电路驱动模块，接收一致能信号并提供该致能信号至该重置电路驱动模块的输出端；以及一重置模块，电性耦接至该移位缓存器的输出端以及该重置电路驱动模块的输出端， 该重置电路驱动模块的输出端的电位控制该重置模块是否导通位于该移位缓存器的输出端至一第一预设电位之间的电性通路。2.如权利要求1所述的重置电路，其特征在于，用以重置相互串接的多个移位缓存器中的一个移位缓存器，且该重置电路驱动模块包括一第一晶体管，包括一控制端，电性耦接至一重置控制信号以使该重置控制信号藉由该控制端控制该第一晶体管是否导通；一第一通路端，接收该致能信号；以及一第二通路端，电性耦接至该移位缓存器的输出端。3.如权利要求2所述的重置电路，其特征在于，该重置电路所重置的该移位缓存器为相互串接的该些移位缓存器中的一奇数级的移位缓存器，且该重置控制信号为该奇数级的移位缓存器的下一个奇数级的移位缓存器中用以控制所接收的相对应的频率信号是否被提供至该下一个奇数级的移位缓存器的输出端的信号。4.如权利要求3所述的重置电路，其特征在于，该重置模块包括 一第二晶体管，包括一控制端，电性耦接至该第一晶体管的该第二通路端，使该第一晶体管的该第二通路端上的电位藉由该第二晶体管的该控制端而控制是否导通该第二晶体管； 一第一通路端，电性耦接至该奇数级的移位缓存器的输出端；以及一第二通路端，电性耦接至该第一预设电位。5.如权利要求2所述的重置电路，其特征在于，该重置电路所重置的该移位缓存器为相互串接的该些移位缓存器中的一偶数级的移位缓存器，且该重置控制信号为该偶数级的移位缓存器的下一级的移位缓存器的输出端所提供的信号。6.如权利要求5所述的重置电路，其特征在于，该重置模块包括 一第二晶体管，包括一控制端，电性耦接至该第一晶体管的该第二通路端，使该第一晶体管的该第二通路端上的电位藉由该第二晶体管的该控制端而控制是否导通该第二晶体管； 一第一通路端，电性耦接至该偶数级的移位缓存器的输出端；以及一第二通路端，电性耦接至该第一预设电位，其中，该偶数级的移位缓存器根据前一级的移位缓存器的输出信号而决定是否将一频率信号导通至该偶数级的移位缓存器的输出端，且该第一预设电位为该频率信号被传输到该偶数级的移位缓存器时的电位。7.如权利要求1所述的重置电路，其特征在于，还包括一停止重置模块，电性耦接至该移位缓存器的输出端以及该重置电路驱动模块的输出端，该停止重置模块根据该移位缓存器的输出端的电位而决定是否导通该重置电路驱动模块的输出端至一第二预设电位之间的电性通路...

【专利技术属性】
技术研发人员：郑晓钟，黄正翰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71