一种锁相环回路中相位差检测方法、装置及电路制造方法及图纸

本发明专利技术实施例公开了一种锁相环回路中相位差检测方法、装置及电路，用于提高相位差值检测的精度。本发明专利技术实施例方法包括：设置第一锁相环回路中第一时钟信号与其输出时钟信号的相位差，并作为反馈时钟信号输入第二锁相环回路，检测该第二锁相环回路的输出信号中是否存在相位锁定信号，若存在，则所设置的相位差为第一时钟信号与第二锁相环回路中的第二时钟信号的相位差，若不存在，调整设置的相位差直至检测到输出信号中存在相位锁定信号。

【技术实现步骤摘要】

本专利技术涉及本专利技术涉及电子
，尤其涉及一种锁相环回路中相位差检测方法、装置及电路。
技术介绍
现今，芯片信号相位差的检测日益重要，尤其在需要精确时间同步的系统中，相位差检测准确与否成为时间能否同步成功的关键，而且，随着系统对故障告警精度要求的提升，相位检测技术在系统故障检测上的应用亦显重要。目前，在元件可编程逻辑门阵列(FPGA，Field Programmable Gate Array)内部信号检测相位差的方法，通常是通过一个工作频率较高的检测时钟信号对两个需要比较相位的频率较低的被检时钟信号进行采样，检测时钟信号通过两个计数器统计自身与两个被检时钟信号的相位倍数，比较两个计数器的数值，从而确定两个频率较低时钟信号的相位差值。以上现有技术中，由于检测时钟信号与被检时钟信号的频率有倍数的关系，将检测时钟信号的频率用F2表示，被检测时钟信号的频率用Fl表示，可测量的相位差值用η 表示，则此三者的关系可用公式表示为F2 = FlX360/n，假设被检测时钟信号的频率为 30Mhz,当检测时钟信号的频率为240Mhz，即8倍于被检测时钟信号的频率时，才可以检测出45度相位差，可见，当被检时钟信号频率增高时，检测时钟信号的工作频率需要倍增，但是检测时钟信号的工作频率范围受芯片设计的限制，现有技术中检测时钟信号的工作频率最高不超过400兆赫兹，因此，导致测量精度受到影响。
技术实现思路
本专利技术实施例提供了一种锁相环电路中相位差检测方法、装置及电路，能够提高相位差值检测的精度。本专利技术实施例提供的一种锁相环电路中相位差检测方法，包括将第一时钟信号输入第一锁相环回路，将第二时钟信号输入第二锁相环回路；设置第一时钟信号与所述第一时钟信号产生的输出时钟信号的相位差；将所述输出时钟信号作为反馈时钟信号输入第二锁相环回路；检测所述第二锁相环回路的输出信号中是否存在相位锁定信号，若存在，则所设置的相位差为所述第一时钟信号与所述第二时钟信号的相位差；若不存在，则调整所述设置的相位差，直至检测到所述第二锁相环回路的输出信号中存在相位锁定信号。本专利技术实施例提供的一种锁相环电路中相位差检测装置，包括输入模块，用于将第一时钟信号输入第一锁相环回路，将第二时钟信号及第一时钟信号产生的输出时钟信号作为反馈时钟信号输入第二锁相环回路；设置模块，用于设置第一时钟信号与所述第一时钟信号产生的输出时钟信号的相位差；检测模块，用于检测所述第二锁相环回路的输出信号中是否存在相位锁定信号，若存在，则所设置的相位差为所述第一时钟信号与所述第二时钟信号的相位差；调整模块，用于若检测所述第二锁相环回路的输出信号中不存在相位锁定信号，则调整所述设置的相位差，直至检测到所述第二锁相环回路的输出信号中存在相位锁定信号。本专利技术实施例提供的一种锁相环电路中相位差检测电路，包括第一锁相环回路及第二锁相环回路；所述第一锁相环回路包括第一鉴相器、第一环路滤波器、第一压控振荡器及第一分频器；所述第二锁相环回路包括第二鉴相器、第二环路滤波器、第二压控振荡器及第二分频器。从以上技术方案可以看出，本专利技术实施例具有以下优点利用锁相环回路来检测信号的相位差，由于锁相环回路中压控振荡器工作频率比较高，在设置及调节第一时钟信号及其输出时钟信号之间的相位差时，可设置及调整范围较大，因此可检测的信号频率范围较大。附图说明图1为本专利技术实施例中锁相环电路中相位差检测方法一个实施例示意图；图2为锁相环回路的结构示意图；图3为本专利技术实施例中锁相环电路中相位差检测方法的基本电路结构示意图；图4为本专利技术实施例中锁相环电路中相位差检测装置一个实施例示意图；图5为本专利技术实施例中锁相环电路中相位差检测电路一个实施例示意图。具体实施例方式本专利技术实施例提供了一种锁相环电路中相位差检测方法及装置，用于提高相位差值检测的精度，下面分别进行详细说明。请参阅图1，本专利技术实施例中的锁相环电路中相位差检测方法的一个实施例可以如下所述。101、将第一时钟信号输入第一锁相环回路，将第二时钟信号输入第二锁相环回路。例如，本专利技术实施例是利用FPGA内部的锁相环回路(PLL，Phase Locked Loop)进行相位差的检测，锁相环回路是一种反馈控制电路，可利用外部输入的参考信号控制回路内部振荡信号的频率和相位，锁相环回路的结构示意图请参阅图2，锁相环回路包括鉴相器201、环路滤波器202、压控振荡器203及分频器204。其中，鉴相器201是一种相位比较装置，用于比较输入时钟信号和压控振荡器输出时钟信号的相位，将比较后得到的相差信号发送到环路滤波器202，环路滤波器202是一个低通滤波器，可滤除相差信号的高频部分和噪声，得到压控电压，压控振荡器203是一个电压-频率转换器，利用压控电压控制输入时钟信号的频率，使输出时钟信号的频率与输入时钟信号的频率靠拢，当二者频率相等时锁定相位，使得输出电压与输入电压保持固定的相位差值，一般压控振荡器的工作频率在600M赫兹到1. 6G赫兹，为了便于比较输入时钟信号与输出时钟信号的相位，通常PLL中会加入分频器204，通过分频器204获取输入时钟信号与输出时钟信号频率的最小公因数。本专利技术实施例中，第一锁相环回路与第二锁相环回路相连，第一时钟信号与第二时钟信号为待检测的两个时钟信号，将第一时钟信号输入第一锁相环回路，将第二时钟信号输入第二锁相环回路。请参阅图3，本专利技术实施例中锁相环电路中相位差检测方法的基本电路结构示意图，其中包括第一锁相环回路301与第二锁相环回路302相连，第一 PLL301的输出时钟信号及第二时钟信号输入第二 PLL302中。需要说明的是，第一时钟信号与第二时钟信号频率相同，这样二者的相差固定，测量相差才有意义。102、设置第一时钟信号与其产生的输出时钟信号的相位差。本专利技术实施例中，将第一时钟信号输入到锁相环回路后，可在锁相环回路的输出端产生输出时钟信号，可以设置第一时钟信号与其输出时钟信号的相位差，具体可以设置为任意值，但要保证在芯片及锁相环回路工作频率允许范围内，例如可设置为30°、45°寸。可以理解的，该输出时钟信号与该第一时钟信号的频率相同。103、将输出时钟信号作为反馈时钟信号输入第二锁相环回路。将102中与第一时钟信号有可知相位差的输出时钟信号作为反馈时钟信号输入第二锁相环回路，与第二时钟信号同处于第二锁相环回路中，即，第一锁相环中第一时钟信号的输出时钟信号，与第二锁相环中的反馈信号是同一个信号，当该反馈时钟信号与该第二时钟信号相位相同时，第二锁相环回路输出端可输出相位锁定信号。104、检测第二锁相环回路的输出信号中是否存在相位锁定信号。检测第二锁相环回路的输出信号中是否存在相位锁定信号，如果存在，则表示反馈时钟信号与第二时钟信号相位相同，那么，102中设置的第一时钟信号与其输出时钟信号的相位差，便为第一时钟信号与第二时钟信号的相位差。请继续参阅图3，当第一 PLL301中第一时钟信号的输出时钟信号，即反馈信号，与第二 PLL302接收的第二时钟信号相位差相同时，则第二 PLL可输出相位锁定信号，此时可在第二 PLL输出端检测到相位锁定信号。若检测不到相位锁定信号，则表示反馈时钟信号与第二时钟信号有相位差，执行 104。105、调整设置的第一时钟信号与其输本文档来自技高网...

【技术保护点】
１．一种锁相环回路中相位差检测方法，其特征在于，包括：将第一时钟信号输入第一锁相环回路，将第二时钟信号输入第二锁相环回路；设置第一时钟信号与所述第一时钟信号产生的输出时钟信号的相位差；将所述输出时钟信号作为反馈时钟信号输入第二锁相环回路；检测所述第二锁相环回路的输出信号中是否存在相位锁定信号，若存在，则所设置的相位差为所述第一时钟信号与所述第二时钟信号的相位差；若不存在，则调整所述设置的相位差，直至检测到所述第二锁相环回路的输出信号中存在相位锁定信号。

【技术特征摘要】
1.一种锁相环回路中相位差检测方法，其特征在于，包括将第一时钟信号输入第一锁相环回路，将第二时钟信号输入第二锁相环回路； 设置第一时钟信号与所述第一时钟信号产生的输出时钟信号的相位差； 将所述输出时钟信号作为反馈时钟信号输入第二锁相环回路； 检测所述第二锁相环回路的输出信号中是否存在相位锁定信号，若存在，则所设置的相位差为所述第一时钟信号与所述第二时钟信号的相位差；若不存在，则调整所述设置的相位差，直至检测到所述第二锁相环回路的输出信号中存在相位锁定信号。2.根据权利要求1所述的方法，其特征在于，所述方法还包括 所述第一锁相环回路与所述第二锁相环回路级联。3.根据权利要求1或2所述的方法，其特征在于，所述设置所述第一时钟信号与所述第一时钟信号产生的输出时钟信号的相位差包括通过控制逻辑控制器，设置所述第一时钟信号与所述第一时钟信号产生的输出时钟信号的相位差。4.一种锁相环回路中相位差检测装置，其特征在于，包括输入模块，用于将第一时钟信号输入第...

【专利技术属性】
技术研发人员：陈栋，杨宇，
申请(专利权)人：上海华为技术有限公司，
类型：发明
国别省市：31