一种快闪存储卡包含有差分数据路径，其可致能快闪存储卡与主机装置之间的通讯，使用差分讯号执行，差分数据路径可以在差分讯号以及特定存储卡讯号之间的转译，来予以控制针对快闪存储卡的存储器阵列的读取／写入操作，特定存储卡讯号可以为标准多媒体存储卡、安全数字存储卡、记忆棒存储卡或是紧密快闪存储卡讯号等，主机装置可以包含类似的差分数据路径来提供差分数据传输的能力，通过使用差分数据传输而非习知的时钟数据传输，快闪存储卡与主机装置之间的整体数据带宽可以大幅地增加，同时降低耗能以及接脚的需求。
【技术实现步骤摘要】
本专利技术是关于一种可移动式存储卡接口，更特别的是，本专利技术是关于用于快闪存 储卡的高速且低耗能的接口。
技术介绍
快闪存储卡广泛用来储存通过数字摄影机所拍摄的数字影像。安全数字存储 卡(Secure Digital ；SD)格式是一种很有用的存储卡格式，为较早发展的多媒体存储卡 (Multi Media Card ；MMC)格式的扩充，安全数字存储卡(SD)是薄的且具有如同邮票大小 的面积。另一种数字文件存储卡格式为索尼(Sony)公司所推出的记忆棒存储卡(Memory Mick ;MS)，其外观有点像是一片口香糖。而紧密快闪存储卡(Compact Flash ；CF)为另一 种快闪存储卡类型，概略为方形，其尺寸较多媒体存储卡(MMC)与安全数字存储卡(SD)大 一些。快闪存储卡也可用来作为其他装置的附加存储卡(add-on memory cards)，这些 装置可譬如为携带型音乐播放器(portable music players)、个人数字助理(personal digital assistants ;PDA)、手机、甚至是笔记型电脑。快闪存储卡具备热插拔(hot swappable)功能，从而使用户能够方便地插入和移除快闪存储卡，而无需重新启动或电源 开机。由于快闪存储卡体积小、又耐用，且携带方便，可以通过将数据档复制到快闪存储卡， 使得数据档能够很容易地传输于电子设备之间。值得注意的是，某些存储卡格式(例如，安 全数字存储卡(SD)和紧密快闪存储卡(CF))，并不仅限于用作快闪存储卡，还可用于其他 应用，如通讯收发器。传统上，快闪存储卡是经由一个或多个时钟控制串行数据线(clocked serialdata lines)来传输数据，意即，串行数据是根据单一时钟线所提供的时钟讯号来透 过每一数据线进行传输。因此，传统的快闪存储卡的数据传输速率会受限于主机时钟速率 (host clock rate)。例如，图IA显示一种介于传统多媒体存储卡(MMC) 110和传统主机装 置130(即电子装置，如数字相机或MP3播放器)之间的接口。主机装置130包括插座131 和主机存储卡控制器120，用以和多媒体存储卡110通讯。主机存储卡控制器120包括多媒 体存储卡数据路径121、多媒体存储卡协议控制器(处理器)122、以及应用转换器123。与 此同时，多媒体存储卡110包括多媒体存储卡数据路径111、多媒体存储卡协议控制器(处 理器)112、以及存储器阵列113。多媒体存储卡数据路径121和111分别提供了相同的基本功能给主机存储卡控制器120和多媒体存储卡110，亦即，将分别来自多媒体存储卡协议控制器122和112的多媒 体存储卡专属的控制讯号CTRL和数据讯号DAT，分别转换为时钟命令讯号CMD和串行数据 讯号SDAT，这些讯号是可以通过多媒体存储卡总线150而传输于主机存储卡控制器120和 多媒体存储卡110之间。串行数据讯号SDAT和时钟命令讯号CMD是由多媒体存储卡数据 路径121所产生的时钟讯号CLK进行时钟控制。多媒体存储卡数据路径121和111也将接 收到的串行数据讯号SDAT和时钟命令讯号CMD分别转换为多媒体存储卡专属的数据讯号 DAT和状态讯号ST。在这些数据转换的过程中，多媒体存储卡数据路径121和111提供输 入的串行数据讯号SDAT和时钟命令讯号CMD由串行转换成并行(serial to parallel)，并 提供了由并行转到串行(parallel to serial)的转换以产生输出的串行数据讯号SDAT和 时钟命令讯号CMD，去执行帧检测(framedetection)，以确保正确的存储器阵列113的读取 /写入操作，并进行错误校验(典型的循环冗余校验(CRC)校验串行数据讯号SDAT和时钟 命令讯号CMD)。分别在主机存储卡控制器120和多媒体存储卡110中的多媒体存储卡协议控制器 122和112，则执行适当的操作，来回应多媒体存储卡专属的控制讯号CTRL、状态讯号ST和 数据讯号DAT。而在主机存储卡控制器120中的多媒体存储卡协议控制器122与在多媒体 存储卡110中的多媒体存储卡协议控制器112的主要区别在于，多媒体存储卡协议控制器 122是基于应用转换器123的控制之下操作，去请求多媒体存储卡110的读取和写入操作， 而多媒体存储卡协议控制器112则通过控制存储器阵列113来回应那些读取和写入请求。 关于多媒体存储卡通讯协议在版本3. 31的多媒体存储卡规范中有更详细的描述。为了要执行在主机存储卡控制器120和多媒体存储卡110之间的数据传输，多媒 体存储卡Iio首先要插入插座131 (为了清楚描述内容故图IA未显示此插入过程)以初 始化多媒体存储卡110。应用转换器123指示多媒体存储卡协议控制器122去提供适当的 多媒体存储卡专属的控制讯号CTRL(譬如，执行读取操作)与被适当地格式化的数据讯号 DAT(譬如，读取地址)给多媒体存储卡数据路径121，从而产生多媒体存储卡专属的命令讯 号CMD与串行数据讯号SDAT(由时钟讯号CLK进行时钟控制)。应用转换器123通常可以 被视为主机专属的通讯与存储卡专属的通讯之间的桥梁。在多媒体存储卡110上的多媒体存储卡数据路径111会接收命令讯号CMD与串行 数据讯号SDAT，并且将这些讯号转换回适当的状态讯号ST(譬如，读取操作)和数据讯号 (例如，读取地址)。针对这些讯号，多媒体存储卡协议控制器112会执行读取或写入操作于 存储器阵列113上，并经由控制讯号CTRL(例如，读取成功)和数据讯号DAT(例如，读取数 据)来产生一个适当的回应。多媒体存储卡数据路径111会将这些讯号转换成时钟命令讯 号CMD与串行数据讯号SDAT，并传送到在主机存储卡控制器120上的多媒体存储卡数据路 径121，转而将时钟命令讯号CMD与串行数据讯号SDAT转换成一个适当的状态讯号ST(例 如，有效读取数据)和数据讯号DAT (例如，读取数据)。最后，多媒体存储卡协议控制器122 会提供来自状态讯号ST和数据讯号DAT的确认信息和/或数据讯号给主机装置130 (直接 或通过应用转换器123)。在这种方式下，数据传输被提供于主机装置130和多媒体存储卡110之间。这 种通讯作业的执行速度越快，则多媒体存储卡就越能够处理更大的数据文件(例如，高像 素数字相机的影像文件或影片文件)。由于多媒体存储卡使用了时钟控制数据传输协议6(clocked data transfer protocol)，在主机装置130和多媒体存储卡110之间的数据带 带宽(data bandwidth)是由时钟讯号CLK的频率和传输串行数据SDAT的数据线数量所决定。例如，图IB显示的版本3. 31的多媒体存储卡IlOA的机械外观规格(意即，多媒 体存储卡IlOA符合版本3. 31的多媒体存储卡规范)。多媒体存储卡IlOA包括7个接触垫 (接脚)，以及如以下表1所示的接脚分配表。表权利要求1. 一种快闪存储卡，其特征在于，包含一接脚配置，是基于该快闪存储卡的接脚数量而预先决定，该接脚配置包含有至少一 个两用接脚，用于提供一旧有数据路径以及一差分数据路径； 一本文档来自技高网...
【技术保护点】
１．一种快闪存储卡，其特征在于，包含：一接脚配置，是基于该快闪存储卡的接脚数量而预先决定，该接脚配置包含有至少一个两用接脚，用于提供一旧有数据路径以及一差分数据路径；一快闪存储器阵列；一协议控制器，用以存取该快闪存储器阵列；其中，该差分数据路径，具有将一输入差分讯号转换为一状态讯号和一输入数据讯号给予该协议控制器的功能，以及将来自该协议控制器的一控制讯号和一输出数据讯号转换为一输出差分讯号的功能，其中该差分数据路径包含有一差分收发器和一差分串行接口引擎，其中：该差分收发器，用以转换该输入差分讯号为一输入多用途串行讯号、以及将一输出多用途串行讯号转换为该输出差分讯号；以及该差分串行接口引擎，用以转换该输入多用途串行讯号为至少一个状态讯号和该输入数据讯号、以及将至少一个控制讯号和该输出数据讯号转换为该输出多用途串行讯号，其中该差分串行接口引擎包含有：一解码器，其根据一预定的编码协议解码该输入多用途串行讯号，并转换为一输入串行位串流；一第一转换器，用以将该输入串行位串流转换为一第一讯号组；一同步侦测器，用以针对该第一讯号组进行辨识一同步信息组、以及于侦测该同步信息组时，通过产生一起始讯号来开始封包的接收；一写入先进先出存储器，用以储存该第一讯号组的内容以回应该起始讯号，以及输出该至少一个状态讯号和该输入数据讯号；一循环冗余校验侦测器，用以针对该第一讯号组执行一循环冗余校验以回应该起始讯号；一命令／数据侦测器，用以决定是否该第一讯号组为一命令讯号或一数据讯号，以回应该起始讯号，并提供此决定给予该循环冗余校验侦测器；一起始帧侦测器，用以侦测该第一讯号组的复数个起始帧信息组以回应该起始讯号，且于侦测时，触发一局部时钟的产生；一封包结尾侦测器，用以侦测该第一讯号组的一封包结尾信息组以回应该起始讯号，且于侦测时，发布一终止讯号来结束封包的接收；一读取先进先出存储器，用以储存该至少一个控制讯号和透过该协议控制器输出的该输出数据讯号的内容、以及输出一第二讯号组；一同步产生器，用以针对该第二讯号组产生一同步信息组；一循环冗余校验产生器，用以针对该第二讯号组产生一循环冗余校验信息组；一命令／数据设定电路，用以决定该第二讯号组为一命令讯号或一数据讯号，并提供此决定给予该循环冗余校验产生器；一封包结尾产生器，用以针对该第二讯号组产生一封包结尾信息组；一第二转换器，用以将并行接收的该第二讯号组、该循环冗余校验信息组、该同步信息组、以及该封包...
【技术特征摘要】
【专利技术属性】
技术研发人员：俞一康，周宏毅，周思广，李中和，
申请(专利权)人：智多星电子科技有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。