【技术实现步骤摘要】
本专利技术涉及的是一种数字信息处理
的装置，具体是一种基于FPGA实现的超高吞吐量MD5暴力破解装置。
技术介绍
MD5即Message-Digest Algorithm 5 (信息摘要算法5)，是计算机及网络通信中广泛使用的摘要算法，用于确保信息传输的完整一致性，在网络通信中常用来防止原始数据被篡改、身份欺骗等攻击。理想的摘要算法，对于两组不同输入的数据，绝不会产生相同的签名，但是要想获得这种理论上的完美算法，需要和输入数据一样长的信息摘要。实际的信息摘要算法(例如MD5算法)，使用一个适当大小的数字签名(例如用于MD5算法的1 位)。信息发送方可以通过将发送信息的MD5值公布给接收方，接收方可以通过计算信息的 MD5值与之对比，以验证信息是否完整，未被篡改。MD5处理512位块中的数据来产生1 位的摘要，当消息跨越多个块时，上一个块进行MD5计算所产生的摘要将作为下一个块进行MD5运算所需要的初始值，而第一个块的初始值由MD5标准给定。MD5摘要处理包括4大轮运算，每大轮包括16次计算迭代，总共即 64轮运算，其软件模拟早有实现，但硬件实现在处理速度...
【技术保护点】
１．一种基于ＦＰＧＡ实现的超高吞吐量ＭＤ５暴力破解装置，其特征在于，包括：ＦＰＧＡ内实现的输入接口模块、原始数据生成模块、ＭＤ５计算模块和输出接口模块，以及接入ＦＰＧＡ的键盘输入设备和显示接口设备，其中：输入接口模块与键盘输入设备相连接并传输用户输入的目标ＭＤ５值以及控制运算信息，原始数据生成模块与输入接口模块及ＭＤ５计算模块相连接并在时钟信号的控制下传输５１２位的原始数据块信息给ＭＤ５计算模块，ＭＤ５计算模块与输入接口模块、原始数据生成模块和输出接口模块相连接并传输运算结果给输出接口模块，输出接口模块与显示接口设备相连接并传输运算的目标ＭＤ５值及运算结果。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。