一种复位电路制造技术

本实用新型专利技术涉及一种复位电路，包括上电复位电路和掉电复位电路，所述上电复位电路包括第一、二、三场效应管，第一、二二输入与非门，第一、二、三、四非门，一或门，第一、二电容以及一缓冲延迟模块；所述掉电复位电路包括第四至第十场效应管，第五非门和一缓冲模块。本实用新型专利技术能够很好地执行复位功能，并且电路简单、功耗低，ＥＭＣ性能优良，可广泛应用于集成电路，尤其是对于在成本控制方面比较严格的红外电路等集成电路、大部分的ＭＣＵ以及比较注意抗干扰和ＥＭＣ性能的电路中。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及应用于ASIC、MCU等集成电路，尤其是数字集成电路中的一种新 型复位电路。
技术介绍
对于ASIC、MCU等集成电路，特别是数字集成电路来说，复位是至关重要的功能之 一。复位可以使电路初始化，使电路能够按照设计者的思想顺序执行。如果复位电路没有 设计好，则就可能在上电时或者电源波动时使电路进入未知状态，工作就会混乱。虽然在电 路中能够已其他措施来补救这种错误状态，如软件等，但有时也不能完全消除这种混乱所 造成的影响。常见复位电路有两种，一种是POR(POWER ON RESET)上电复位，一是BOR(BROWN OUT RESET)掉电复位电路。其中，上电复位电路POR能够使芯片在电源上电时使芯片复位， 使芯片有一个初态，保证芯片的按规则运行。掉电复位电路BOR能够在电源波动较大时，如 电源从5v—下掉电到3v，这种掉电可能使芯片逻辑出现混乱，而BOR可以设定在3v时进行 复位，使芯片重新回到正确的道路上来。图1所示为传统的POR电路，这种电路简单，性能基本能达到要求。当电源VCC从 GND到正常工作电压时，OUT输出会有如图2所示的波形。OUT的高电平就会使芯片复位。 其高电平的宽度和R1，C1有关。但这种电路的一个缺点是当VCC的上升斜率比R1、C1所形 成的充电斜率还要慢时，则OUT就不会有脉冲输出。因为VCC上升较慢时，A点电压可能一 直等于VCC时，则OUT —直输出低，就不会有复位功能。由于其电路简单，当VCC突然上升 时，由于A点电压不能突变，使OUT会产生复位信号。这对电路的电源有很高的要求，如需 要加较大电容滤波等。图3所示为传统的BOR电路，当A点电压低于Vref时，OUT会输出高电平，如图4 所示。该BOR电路能够很好地检测电源电压。但电路较复杂。如Vref需要保持稳定，需要 基准电压电路，比较器需要电流镜提供电流，工作电流较大等，从降低成本和降低功耗等方 面考虑，它不是一个好的方案。
技术实现思路
本技术的目的在于针对现有复位电路的不足，提出一种新型的复位电路，其 能够很好地执行复位功能，并且电路简单、功耗低，EMC性能优良。为实现上述技术目的，本技术采用了如下技术方案一种复位电路，其特征在于，所述复位电路包括上电复位电路和掉电复位电路；所述上电复位电路包括第一、二、三场效应管，第一、二二输入与非门，第一、二、三 非门，一缓冲器，一或门，第一、二电容以及一缓冲延迟模块；第三场效应管源极接VCC，其 栅极与漏极接在一起形成二极管结构接第一电容一端，第一电容另一端接地；第一二输入 与非门的一个输入端为第三场效应管的漏极；第一二输入与非门的输出分别接第一场效应3管的栅极与缓冲器的输入端，第一场效应管的源极接VCC，漏极与第二场效应管的源极相 连；第二场效应管的漏极接地....第二场效应管的栅极接第一非门的输出；缓冲器输出端 接第二与非门的一个输入端，第二非门的输出经缓冲延迟模块后作为第二与非门的另一个 输入，第二与非门的输出分别接第二非门、第三非门和或门的输入端，第三非门的输出同时 经第二电容接地接或门的另一输入端；或门的输出反馈输入至第一二输入与非门的一输入 端和第一非门的输入端；复位信号经第二非门输出端输出。所述掉电复位电路包括第四至第十场效应管，第四非门和一缓冲模块，第四、五场 效应管的栅极接地，第四场效应管的源极接VCC，其漏极与第五场效应管的源极相连；第五 场效应管的漏极与第六场效应管的源极、缓冲模块的输入端相接，第六至第十场效应管的 栅极接VCC，第六场效应管的漏极与第七场效应管的源极相接，第七场效应管的漏极与第八 场效应管的源极相接，第八场效应管的漏极与第九场效应管的源极相接，第九场效应管的 漏极与第十场效应管的源极相接，第十场效应管的漏极接地；缓冲模块的输出经第四非门 后输出。进一步地讲，所述第一、三场效应管为PMOS管，第二场效应管为NMOS管。所述第四、五场效应管为PMOS管，第六至第十场效应管为NMOS管。附图说明图1为现有技术中POR电路结构图；图2为现有技术中POR电路结构图中的输出信号波形图；图3为现有技术的BOR电路结构图图4为现有技术的POR电路结构图中的输出信号波形图；图5为本技术中POR电路图；图6为本技术中BOR电路图；图7为本技术一较佳实施例的电路图。具体实施方式以下结合附图及一较佳实施例对本技术的技术方案作详细说明。本技术的新型复位电路包括上电复位(POR)电路与掉电复位(BOR)电路；本技术的POR实现电路参阅图5，其中，M3是PMOS管，其漏极和栅极接在一 起，形成二极管结构。其尺寸W/L<1。Cl和C2是电容，很容易知道，在集成电路中，电容 可以由多种结构组成，如MOS管做电容，PIP电容等。nand2为二输入与非门，nor2和or2 为二输入或非门和或门；Not为反相器；buf为缓冲器，“buf延时”模块使C点信号延迟一段 时间到D点。Ml为PMOS管，其尺寸W/L<< 1。M2为NMOS管，其尺寸无特殊要求。16的 驱动不能太小。当电源从‘0’电位上升到所需正常工作电压后，OUT会有一个与图2类似的高电 平脉冲信号。其工作原理为当电源从‘0’电位开始上升时，A点由于电容的存在，不能快速上升，则Il的输出 为高，C点为高电平，E点为低电平，则OUT输出高电平。而由于M3接成二极管结构，使A点 与电源电压始终有一个Vt的压差。所以，不论电源上升有多慢，OUT输出总会有高电平。由于17的两个输入是互为反相的，其输出总会为高。C2的作用是开始E点为低电 平时，使16的输出做个延时。延时未到时，17输出为低，则M2导通，时A点为低，OUT继续 输出高；延时到后，则17的输出为高，M2关闭，Il的B点输入为高，则Il的输出就由A点 电平确定。由于M3继续充电，使A点电压慢慢变高，最终使Il翻转，变为低电平，则C点变 为低电平，由于15为或非门，必须等到D点变低后，E点才能变高，OUT输出为低电平，复位 结束。图5的复位时间由F点的延时时间，A点的充电时间和缓冲延时共同组成的，延时 较长，足够大多数系统正常使用。当电源波动时，由于A点电压被Ml拉高，使A点电压能够快速跟上电源，就避免了 OUT重新输出复位信号的可能。本技术的BOR实现电路如图6所示，其中电源电压以VCC表示；Ml，M2为PMOS 管，为弱管；M3、M4、M5、M6和M7为NMOS管，也为弱管；A点电压由于PMOS管和NMOS管的特 性，在不同电源电压下，A点电压变化较大，使在低电压时，OUT输出为高，高电压时，输出为 低，可很好实现了复位特性。前述复位电路可应用于MCU等设备中，参阅图7所示，只有BOR或者Power-on Reset (POR)有效，RESET才能正常输出信号。由于复位电路在任何数字电路中都存在。所以本技术有广阔的应用空间。特 别是对于在成本控制方面比较严格的地方，如红外电路。也有在大部分MCU中，比较注意抗 干扰和EMC性能的电路中。以上仅是本技术的具体应用范例，对本技术的保护范围应不能构成任何 限制。凡本领域技术人员由本技术之启示而采用等同变换或者等效替本文档来自技高网...

【技术保护点】
一种复位电路，其特征在于，所述复位电路包括上电复位电路和掉电复位电路；　　所述上电复位电路包括第一、二、三场效应管，第一、二二输入与非门，第一、二、三非门，一缓冲器，一或门，第一、二电容以及一缓冲延迟模块；第三场效应管源极接ＶＣＣ，其栅极与漏极接在一起形成二极管结构接第一电容一端，第一电容另一端接地；第一二输入与非门的一个输入端为第三场效应管的漏极；第一二输入与非门的输出分别接第一场效应管的栅极与缓冲器的输入端，第一场效应管的源极接ＶＣＣ，漏极与第二场效应管的源极相连；第二场效应管的漏极接地．．．．第二场效应管的栅极接第一非门的输出；缓冲器输出端接第二与非门的一个输入端，第二非门的输出经缓冲延迟模块后作为第二与非门的另一个输入，第二与非门的输出分别接第二非门、第三非门和或门的输入端，第三非门的输出同时经第二电容接地接或门的另一输入端；或门的输出反馈输入至第一二输入与非门的一输入端和第一非门的输入端；复位信号经第二非门输出端输出；　　所述掉电复位电路包括第四至第十场效应管，第四非门和一缓冲模块，第四、五场效应管的栅极接地，第四场效应管的源极接ＶＣＣ，其漏极与第五场效应管的源极相连；第五场效应管的漏极与第六场效应管的源极、缓冲模块的输入端相接，第六至第十场效应管的栅极接ＶＣＣ，第六场效应管的漏极与第七场效应管的源极相接，第七场效应管的漏极与第八场效应管的源极相接，第八场效应管的漏极与第九场效应管的源极相接，第九场效应管的漏极与第十场效应管的源极相接，第十场效应管的漏极接地；缓冲模块的输出经第四非门后输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：江猛，张姗，张周平，杜坦，江石根，谢卫国，
申请(专利权)人：苏州华芯微电子股份有限公司，
类型：实用新型
国别省市：32[中国|江苏]