提供用于自动和／或本地调整供电有效检测的方法和系统。在一类实施例中，本地通电复位电路被包括在各个供电岛中；在另一类实施例中，取决于所检测的接口电压电平，通电复位电路自动被重新编程以使用相同的电路用于任一情况下的供电有效检测。
【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及低功率(low-power)集成电路(以及包括低功率集成电路的方法和系 统)，更具体地涉及必需能够与多个外部供电电压相接口(interface)的低功率集成电路 (以及包括这种集成电路的方法和系统)。
技术介绍
数字集成电路的基本要求之一是某种方式来避免以不适当的电源电压工作。当供 电电压太低时，某些数字电路可能进入不可预知的状态。利用可编程的二进制逻辑，这种不 可预知的状态可能导致设备被锁闭并不可操作。为了避免这样，集成电路很普遍地包括用于检测电源电压是否处于其有效范围内 的专用电路。这种电路通常被称为“通电复位”或POR电路，因为它们通常在一上电(power up)时就采用(assert)复位信号。当POR电路检测到电源电压处于其有效范围内时，其停 止采用复位信号。然后集成电路中的逻辑可以开始可靠地执行其操作，因为它是从已知的 初始状态启始的。二进制逻辑是可预测的，而没有由于在范围外的电压而产生的逻辑波动。通常通过在芯片上包括带隙电压基准来实现POR功能。带隙电压基准在一接收到 足够的电压时就输出固定的基准电压。将该固定的基准电压与当前电源电压的分压比例 (divided-down fraction)相比较以确定电源电压是否在芯片的有效范围内。通常，该比例 由一对电阻器确定。因为固定基准的值近似为1.23V并且不可控制，因此该比例的值确定 了所检测的电源电压。在接口电路中，类似地不希望在电源电压仍然在上电到在芯片的工作范围内的有 效电平时开始数据操作。这可能导致在开始传输时位或块的不可预测的损失、或者在接收 机处的状态误差。
技术实现思路
本申请公开了多接口供电岛中的供电筛选(power screening)的新方法。具有供 电岛架构的芯片可以具有在可变条件下开启和关闭的芯片的部分。在一类实施例中，供电 岛被包括在能够与不同接口通信的数据模块中，所述不同接口通过使用电压检测电路来确 定是否出现了在工作范围之外的、来自外部源的较高的电压而工作在不同电压处。如果出 现了较高的电压，则在适当的较高范围内测试其有效性。在另一类实施例中，不同的供电岛 每个包括其自身的供电有效检测电路，用于本地的供电有效测试。在许多实施例中，特别是 在具有多接口能力的可便携数据模块中，将这些想法相互组合。在各种实施例中所公开的多种创新提供了至少以下优点中的一个或多个对多电压接口要求的系统适应性。更简化的架构，因为各个设计块可以被定制用于其供电有效的适当要求。当可以放置或复制各个供电岛而不用担心供电有效性的外部管理时，设计更简 可以在没有不必要的延迟的情况下进行上电。在其中芯片周围布设单个基准电压的实施例中，没有来自本地(每个动态供电 岛)供电监视器的附加的静态功耗。附图说明将参考附图描述所公开的专利技术，附图示出了本专利技术的重要的样例实施例，并通过 引用被并入本专利技术的说明书中，在附图中图1示意性示出了自动切换的通电复位电路；图IA示出并入了图1的电路的集成电路的框图；图IB示出了图IA的集成电路的供电岛的图；图IC示出了非USB模式下的集成电路的不同部分的供电状态；图ID示出了 USB模式下的该集成电路的不同部分的供电状态；图2示出图1的电路的实施例方式的进一步的细节；图3示出用于岛配置的供电岛控制寄存器；以及图4示出数据模块的一个实施例。具体实施例方式将具体参考当前优选的实施例(通过例子但不是限制)描述本申请的许多创新的 教导。图1示意性示出了自动切换的通电复位(POR)电路。在此例子中使用的信号名称 示出了此电路将如何连接成图IA和图IB的完整的设计，但是这些示例的连接和标签不是 用于实践公开的专利技术所必需的。与USB(通用串行总线)主机供电101的外部连接被匹配的电阻器队102和1 2103 分压以在经过USB主机供电线107到模拟复用器104的输入11处产生分压的电压，其可与 来自带隙基准电压生成器105的1. 23V的基准电压相比较。在此示例实施例中，该分压的 电压还被提供给USB供电检测器块106。如果电力出现在USB主机供电线107上，则USB供 电检测器块106将USB开启(On)信号经过信号线108提供给模拟复用器104，该信号致使 模拟复用器104选择在USB主机供电线107上的来自R1ZiR2节点(102/103)的分压的电压。 SD/MS (安全数字/记忆棒)主机供电110类似地被电阻器民111和礼112分压以通过SD/ MS主机供电线113在模拟复用器104的输入10处产生第二分压的电压。如果没有出现经 过信号线108到模拟复用器104的USB开启信号，则模拟复用器104将选择在SD/MS主机 供电线113上的来自R3/R4(lll/112)节点的分压的电压。滞后(hysteretic)比较器116照常规工作，将在信号线114上的、其从模拟复用 器104接收的任何分压的电源电压比例与在信号线115上接收的来自带隙基准级的电压相 比较。滞后比较器116产生主机POR逻辑信号117，该主机POR逻辑信号117指示来自主机 电路的供电是否在规定内。如果主机供电不是有效的，该逻辑信号防止依赖于主机供电的 组件工作。已知非常多种类的电路用于实现此比较器，并且其任意一个可用在图1的电路 中。示例集成电路图IA示出了有利地包括图1的电路的集成电路的图，而图IB示出了图IA的集成 电路示例实施例的供电岛图。图IA的示例实施例是提供三个不同的外部接口的多功能闪存控制器。此实施例 的显著特征(不是要求保护的本专利技术所必需的)包括安全闪存控制器后端，其提供有对经过三个主机接口(SD/MMC (安全数字/多媒体 卡)120、USB (通用串行总线)121和MS (记忆棒)122)的数据传递，尽管一次仅使用一个主 机接口。分区成六个电压岛(SD/MMC(主机接口模块)120、USB HIM 121、MS HIM 122、一直 开启(后端、MRAM(磁随机存取存储器)、焊盘控制和供电管理)123、0RAM(层叠(overlay) 随机存取存储器)116和密码引擎125。无论待机还是激活，不存在来自两个断电(powered-down)的主机接口中的逻辑 的功耗开销。通过开关126将具有断电的主机接口的供电岛或者关闭的岛(OFF Island) 与电源电压源(VCC)和地(GND)隔离，因此没有电流可以流动。使用开关127将具有ORAM 124和密码引擎125的供电岛切换为开(ON)或关 (OFF)。对于每个岛(除了 “一直开启”之外)利用受控的模拟供电开关可以实现部分芯 片断电的功能，并且隔离门(gate)可以用来防止来自断电的岛的无效信号到达通电的岛 的输入。动态岛控制可以在待机期间将ORAM 124和密码引擎125模块断电以达到对于待 机电流的规格(spec)要求(SD/MMC表示最小规格)。模拟块待机节电的寄存器(register)控制包括调压器和振荡器待机/禁用/低 供电模式。顶级逻辑检测和配置与后端的单主机接口，并将剩余的两个主机接口电压岛断 电。检测结果寄存器对固件引导ROM (FIRMWARE boot ROM)是可用的。优选地，动态受控的各个供电岛(例如密码引擎125和ORAM 124)每个包括其自 本文档来自技高网...
【技术保护点】
一种集成电路，包括：多个供电岛，其独立地被连接以接收可中断的供电电压；所述供电岛中的多个供电岛每个包括相应的本地供电有效测量电路，并且还包括核心电路，所述核心电路被连接以有条件地被所述相应的供电有效测量电路禁用；其中，在所述供电岛的至少一个中，所述相应的供电电压可以采取至少两个有效范围中的任一个，并且所述相应的供电有效测量电路包括自动电压缩放（ｓｃａｌｉｎｇ）以测试所述电压范围中的任一个。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：丹尼尔P古延，史蒂夫X奇，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。