下变频与信号转换集成系统技术方案

本发明专利技术所设计的下变频与信号转换集成系统，涉及变压器局部放电信号采集装置，解决了目前模拟下变频处理后的局部放电信号必须通过同轴电缆传输到ＡＤ采样卡，干扰大，检测结果可靠性差的技术问题。本发明专利技术包括一ＰＣＢ板和ＦＰＧＡ芯片，其特征是所述的ＰＣＢ板为多层布板且集成有下变频模块，所述的下变频模块包括滤波放大电路和与滤波放大电路相连接的两混频支路，所述的滤波放大电路由放大器和一端连接有用来接入信号的信号接口的滤波器组成，所述的混频支路包括一乘法器和一低通滤波器接。本发明专利技术在一块ＰＣＢ板卡上实现下变频与ＡＤ采样卡的一体化，省略同轴电缆的传输连接，信号损耗小，减小干扰，且去除单路混频造成的频谱混叠。

【技术实现步骤摘要】

本专利技术涉及变压器局部放电信号的采集装置，尤其是一种下变频与信号转换集成 系统。
技术介绍
目前，公知的变压器局部放电信号采集系统由分立式模拟下变频、AD采样卡构成。 模拟下变频负责将局部放电信号从高频段搬移到低频段，AD采样卡负责频谱搬移后信号的 数字化。模拟下变频由一个本地振荡器和一个乘法器组成，本地振荡器负责产生不同频率 的本振信号，乘法器完成局放信号与本振信号的相乘。局部放电信号进入模拟下变频后，本 地振荡器也产生本振信号，两个信号同时进入乘法器相乘，因为时域上两个信号的相乘等 同与频域上相加减。所以通过将两个信号相乘可以把局部放电信号的频率搬移到与本振 信号差值的频段。并且通过控制本振信号的频率就控制我们想要观察的频段的局部放电信 号。局部放电信号经过乘法器混频后，马上经过一个低通滤波器，滤除与本振信号频率相加 的高频分量，输出给后级AD采样卡采样。AD采样卡由高速AD芯片和板载缓存构成，高速 AD芯片完成信号的数字化，而板载缓存用于存放信号数字化后的数据。因为AD芯片的采样 率非常高，每秒要产生几十MByte的数据，如此大的数据量没有缓存直接传输给后端工控 机不现实，所以这里必须板载缓存先把采样数据存储起来，然后把缓冲里的数据导给后端 工控机。采集系统的模拟下变频，AD采样卡物理上相互独立。经过模拟下变频处理后的 局部放电信号必须通过同轴电缆传输到AD采样卡。信号经过接插件- > 同轴电缆- >接 插件，安装不方便，并且有较大的插入损耗和容易引入干扰。最严重的问题是模拟下变频 在混频的时候会导致频谱混叠，例如我们想采样800M的信号，然后我们把本振信号设置为 790M，这样经过混频后800M信号频率变为10M，但是780M的信号频率也会变为10M，AD采 样卡采样的IOM信号实际上是混频前两个频段信号的叠加，降低了检测结果的可靠性。
技术实现思路
本专利技术的目的是为了解决上述现有技术的不足而提供的下变频与信号转换集成 系统，在一块PCB板卡上实现下变频与AD的一体化，省略同轴电缆的传输连接，信号损耗 小，减小干扰，且信号采集分析采用正交分解方式，去除单路混频造成的频谱混叠。为了达到上述目的，本专利技术所设计的下变频与信号转换集成系统，包括一 PCB板 和FPGA芯片，其特征是所述的PCB板为多层布板且集成有下变频模块，所述的下变频模块 包括滤波放大电路和与滤波放大电路相连接的两混频支路，所述的滤波放大电路由放大器 和一端连接有用来接入信号的信号接口的滤波器组成，所述的混频支路包括一带振荡器信 号输入口的乘法器和一低通滤波器，一振荡器设有两个用于输出两相位相差90度的本振 信号的信号输出口，所述振荡器的两信号输出口分别与两乘法器的信号输入口连接，所述 的下变频模块和FPGA芯片之间通过AD采样卡直接连接。所述的FPGA芯片对数字信号进行处理分析，去除单路混频造成的频谱混叠。本专利技术采用模拟电路，数字电路集成设计在一 块PCB板上，但在板内模拟电路，数字电路分别独立，降低相互间的干扰。采用双路正交混 频，局部放电信号同时进入两个乘法器，与两个正交的本振信号相乘混频，然后交由后端两 路AD采样卡同时采集，信号采集分析采用正交分解方式，最后两路数据同时进入FPGA芯片 做数字信号处理分析，去除单路混频造成的频谱混叠，可以减去原先用于连接的内部同轴 电缆和消除频谱混叠。作为上述结构的进一步完善和补充，本专利技术还包含以下附加技术特征或这些特征 的任意组合所述的FPGA芯片设有采样时钟生成模块、AD数据读取模块、数字下变频模块、功 率统计模块、放电判决模块和数据输出模块，所述的采样时钟生成模块接收数字电路的时 钟信号，所述的功率统计模块和放电判决模块分别进行功率统计和放电判决，最后通过数 据输出模块输出数据，各个模块对应有独立的硬件电路，可以方便实现并行运行，保证了采 样信号的实时处理。所述的PCB板为8层布板，模拟、数字两部分的电源完全隔离，减少高速数字电路 对模拟电路的干扰。所述FPGA芯片的数据线布线时采用等长处理，并用排阻起端接匹配的作用，减少 干扰。本专利技术得到的下变频与信号转换集成系统，在一块PCB板卡上实现下变频与AD采 样卡的一体化，省略同轴电缆的传输连接，信号损耗小，减小干扰，且采用双路正交混频，局 部放电信号同时进入两个乘法器，与两个正交的本振信号相乘混频，然后交由后端两路AD 采样卡同时采集，信号采集分析采用正交分解方式，最后两路数据同时进入FPGA芯片做数 字信号处理分析，去除单路混频造成的频谱混叠，可以减去原先用于连接的内部同轴电缆 和消除频谱混叠。附图说明图1是本专利技术的电路原理框图；图2是本专利技术的信号频谱搬移图。具体实施例方式下面通过实施例结合附图对本专利技术作进一步的描述。如图1、图2所示，本实施例描述的下变频与信号转换集成系统，包括一 PCB板和 FPGA芯片，其特征是所述的PCB板为多层布板且集成有下变频模块，所述的下变频模块包 括滤波放大电路和与滤波放大电路相连接的两混频支路，所述的滤波放大电路由放大器和 一端连接有用来接入信号的信号接口的滤波器组成，所述的混频支路包括一带振荡器信号 输入口的乘法器和一低通滤波器，一振荡器设有两个用于输出两相位相差90度的本振信 号的信号输出口，所述振荡器的两信号输出口分别与两乘法器的信号输入口连接，所述的 下变频模块和FPGA芯片之间通过AD采样卡直接连接。所述的FPGA芯片设有采样时钟生 成模块、AD数据读取模块、数字下变频模块、功率统计模块、放电判决模块和数据输出模块， 采样时钟生成模块接收数字电路的时钟信号，功率统计模块和放电判决模块分别进行功率统计和放电判决，最后通过数据输出模块输出数据。PCB板为采样8层布板，模拟，数字电路隔离及高速布线方法。模拟、数字两部分 的电源完全隔离，减少高速数字电路对模拟电路的干扰。数字部分的高速时钟全部在源端 串电阻，并且时钟线走在同一层，避免过孔，尽量走直线，必须拐弯时用用弧线代替折线。在 信号线和时钟线之间通过布板层加以隔离，对时钟信号线进行保护和屏蔽，将干扰降低到 最小。对于高速AD芯片出来的数据线，布线时采用等长处理，并用排阻起端接匹配的作用。 板上模拟部分设计了两个混频器和两路正交的本振信号，局部放电信号进入系统后，先经 滤波，放大，在进入混频器前，一分为二，同时进入两个混频器混频。然后分别数据转换，完 成数字化。最后由FPGA对两路数字信号进行数据处理，实现信号包络恢复及功率统计，统 计后交由后级处理平台。本专利技术所采用的技术方案是在一块板卡上，采用8层PCB布板和模拟，数字电 路隔离，在保证噪声水平的前提下实现下变频和信号转换的单板实现。并且在板上模拟部 分设计了两个混频器和两路相位相差90度的本振信号，局部放电信号进入系统后，一分为 二，分别和两个混频器混频，然后分别数据转换，完成数字化。最后由FPGA对两路数字信号 进行数据处理，实现信号包络恢复及功率统计，统计后交由后级处理平台。权利要求1.下变频与信号转换集成系统，包括一PCB板和FPGA芯片，其特征是所述的PCB板为 多层布板且集成有下变频模块，所述的下变频模块包括滤波放大电路和与滤波放大电路相 连接的两混频支路，所本文档来自技高网...

【技术保护点】
下变频与信号转换集成系统，包括一ＰＣＢ板和ＦＰＧＡ芯片，其特征是所述的ＰＣＢ板为多层布板且集成有下变频模块，所述的下变频模块包括滤波放大电路和与滤波放大电路相连接的两混频支路，所述的滤波放大电路由放大器和一端连接有用来接入信号的信号接口的滤波器组成，所述的混频支路包括一带振荡器信号输入口的乘法器和一低通滤波器，一振荡器设有两个用于输出两相位相差９０度的本振信号的信号输出口，所述振荡器的两信号输出口分别与两乘法器的信号输入口连接，所述的下变频模块和ＦＰＧＡ芯片之间通过ＡＤ采样卡直接连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢炜，谢东，汪业，
申请(专利权)人：杭州柯林电力设备有限公司，
类型：发明
国别省市：86[中国|杭州]