本发明专利技术提供一种信息再现装置和图像显示装置，在异步型读取通道系统中，参照值插补型最大似然解码器（ＡＳＭＬ）采用例如７抽头的电路规模小的解码器。在上述最大似然解码器（ＡＳＭＬ）的前级配置有非线性波形均衡器（ＳＥＱ）。上述非线性波形均衡器（ＳＥＱ）例如由４抽头的ＦＩＲ滤波器构成，对输入数字信号进行非线性波形均衡，使得仅对小振幅且高频的信号成分进行大幅度放大。该非线性波形均衡后的信号被输入上述参照值插补型最大似然解码器（ＡＳＭＬ）中，进行最大似然解码。因此，即使在以较少抽头数且小电路规模构成上述参照值插补型最大似然解码器的情况下，也能进行纠错能力高的最大似然解码。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及进^亍最大4以然解石马 (maximum likelihood decoding)的信息再现装置和具有该装置的图像显示装置。
技术介绍
一般而言，在存储装置或通信装置上搭载有信息再现装置，该 信息再现装置中一4殳使用PRML读取通道技术，该PRML读取通道技 术是从读出的信息信号中抽取出数据信息和定时信息的技术。该路的混装技术而构建成的，工作频率正在逐年高速化。作为这样的信息再现装置，例如在专利文献l中记载有如下的技 术在从自记录介质读出的模拟信号中抽取定时信息时，使用VCO (压控振荡器)进行频率相位控制，进而，该频率相位控制的信号 使用了作为模拟电路的D/A转换器(DAC)的模拟输出信号。另外，例如在专利文献2中记载有如下的技术在使用了异步时 钟的信息再现装置中，将在模拟电路中进行的处理置换到数字电路， 由此能应对小面积化和半导体工艺的精细化。专利文献l:日本特开2002-8315号公报专利文献2:日本特开平10-69727号公才良
技术实现思路
但是，在上述专利文献1的记载中，采用了基于模拟电路的控 制系统，因此难以应对半导体工艺的精细化。因此，不能实现小面 积化和除去偏差的主要因素成为课题。进而，还具有如下的缺点， 即由于4吏用VCO和DAC来进行逐渐牵引频率和相位的处理，因而受到初始频率误差的影响。例如，在需要CD1倍速(4.321MHz) DVD16倍速(432MHz) 蓝光12倍速(792 MHz)的宽带处理的 产品中使用信息再现装置的情况下，当倍速急剧变化、或拾取激光 位于最外周却急剧地移动到最内周的CAV再现时等、存在频率急剧 变化的主要因素这样的情况时，存在不能取得通道时钟的同步、到 定时恢复稳定工作为止需要花费时间的缺点。另一方面，在专利文献2记载的技术中，由于将在模拟电路中 进行的处理置换到数字电路，因此不会产生专利文献1那样的缺点。 但是，在定时恢复时，成为使用参照值插补器来插补用于最大似然 解码的多个参照值的结构。为此，产生参照值的插补误差，由于该 原因产生性能劣化，或者为了在使用异步时钟的读取通道系统中找 出与现有的使用同步时钟的读取通道系统相同的性能，需要以多抽 头数的元件构成加入自适应均衡处理的参照值插补型最大似然解码 部，但采用这种结构时，存在电路规模变大的缺点。图17表示具有 这种参照值插补型最大似然解码部的信息再现装置的抽头数和电路 规模(状态数)的关系。该抽头数和电路规模(状态数)的关系说 明如下。参照值插补型最大似然解码部的抽头数为n，则最大似然解 码的状态数为2""个，分支(branch)的数为2n个。但根据从光盘 读出的输入数据序列中具有最小反转间隔的限制(Run Length limited,以下，称为RLL)的关系，由于具有不存在的序列，因此 该状态数小于2"。作为一例，图18表示在RLL(2、 10)的限制下 抽头数=5时的格子图，图19表示在RLL(2、 10)的限制下抽头数 =7时的格子图。由图17可知，对于最大似然解码装置，状态数(分 解能)根据抽头数增大而增大，因此存储以上的状态数和分支数的 运算结构的寄存器等的个数增大，状态数越增加，电路规模也越增 大。因此，在使用了参照值插补型最大似然解码的信息再现装置中， 具有为了进行精度高的最大似然解码而使电路规模增大的缺点。本专利技术的目的在于，在使用参照值插补型最大似然解码的信息 再现装置中，抑制电路规模的增大，并且进行高精度的最大似然解 码。为了实现上述目的，本专利技术在信息再现装置中，为了进行高精度的最大似然解码，采用了如下结构。即仅将小振幅且频率较高的信号成分波形整形为大振幅，对波形整形为该大振幅后的包括高 频信号成分的信号进行最大似然解码，则纠错功能变高，着眼于这 一点，在参照值插补型最大似然解码的前级进行简单的非线,性波形 均衡。具体而言，本专利技术的信息再现装置，从接收信号抽取数据和该数据的记录定时，其特征在于，包括异步时钟生成器，生成并输 出不一定与上述接收信号的数据记录定时同步的异步时钟；A/D转模拟信号转换成数字信号；^线性波形等化器，、接收上;^！ A/D转换 器的输出信号，在上述异步时钟的定时对该输出信号进行非线性波 形等化处理；定时检测器，根据上述A/D转换器的输出信号和由上 述异步时钟生成器生成的异步时钟来生成伪同步时钟；以及参照值 插补型最大似然解码器，根据上述非线性波形等化器的输出信号在 上述异步时钟的定时进行纠错，其后在上述定时检测器的伪同步时 钟的定时生成解码数据。本专利技术在上述的信息再现装置中，其特征在于上述非线性波 形等化器进行非线性波形等化处理，使得仅对上述A/D转换器的输出据通过。本专利技术在上述的信息再现装置中，其特征在于上述非线性波形等化器进行非线性波形等化处理，以对包含在上述A/D转换器的输 出信号中的多个特定游程长度的数据分别按不同的放大率进行放大。本专利技术在上述的信息再现装置中，其特征在于上述非线性波 形等化器包括游程长度判断器，该游程长度判断器判断由上述A/D转 换器在异步时钟的定时进行了采样的数字数据中所包含的特定游程 长度的数据。7本专利技术在上述的信息再现装置中，其特征在于上述定时检测 器生成频率控制信号，使得基于上述异步时钟生成器的异步时钟的 接收信号的过采样率与上述接收信号的记录定时同步，上述异步时 钟生成器接收上述定时检测器的上述频率控制信号来调整要生成的 异步时钟的频率，上述非线性波形等化器根据上述调整后的异步时钟 理等化处本专利技术在上述的信息再现装置中，其特征在于上述非线性波 形等化器将在上述异步时钟的定时输入的数字数据伪同步化处理成 上述定时检测器的伪同步时钟的定时的数据，并进行非线性波形等据来进行输出。本专利技术在上述的信息再现装置中，其特征在于上述非线性波 形等化器在上述定时检测器的伪同步时钟的定时进行上述非线性波 形等化处理。本专利技术在上述的信息再现装置中，其特征在于上述非线性波 形等化器进行使用了横向滤波器和LMS (最小均方Least Mean Square)算法的非线性等化处理。本专利技术在上述的信息再现装置中，其特征在于还包括预先保 存多组上述非线性波形等化器的系数值的存储器，上述非线性波形 等化器被上述存储器提供与上述参照值插补型最大似然解码器的输 出值对应的系数值的组。本专利技术在上述的信息再现装置中，其特征在于还包括通过学 习将上述非线性波形等化器的系数值计算为最佳系数的系数运算 器。本专利技术在上述的信息再现装置中，其特征在于进行非线性波 形等化处理，使得在上述异步时钟生成器的异步时钟的定时，以不 同的放大率分别对上述A/D转换器的输出信号中包含的多个特定游 程长度的数据进行放大。本专利技术在上述的信息再现装置中，其特征在于进行非线性波不同的放大率分别对上述A/D转换器的输出信号中包含的多个特定 游程长度的数据进行放大。本专利技术在上述的信息再现装置中，其特征在于上述定时检测 器根据从光盘读出的TOC ( Table of Contents )信息来生成频率控制 信号，使得与该光盘对应的特定频率的整数倍的频率成为异步时钟 的频率，上述异步时钟生成器接收上述定时检测器的上述频率控制 信号来调整要生成的异步时钟的频率。本专利技术在上述的信本文档来自技高网...
【技术保护点】
一种信息再现装置，从接收信号抽取数据和该数据的记录定时，其特征在于，包括： 异步时钟生成器，生成并输出不一定与上述接收信号的数据记录定时同步的异步时钟； Ａ／Ｄ转换器，在上述异步时钟生成器的异步时钟的定时将上述接收信号从模拟信号 转换成数字信号； 非线性波形均衡器，接收上述Ａ／Ｄ转换器的输出信号，在上述异步时钟的定时对该输出信号进行非线性波形均衡处理； 定时检测器，根据上述Ａ／Ｄ转换器的输出信号和由上述异步时钟生成器生成的异步时钟来生成伪同步时钟；以及 参照值插补型最大似然解码器，根据上述非线性波形均衡器的输出信号在上述异步时钟的定时进行纠错，其后在上述定时检测器的伪同步时钟的定时生成解码数据。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：毛利浩喜，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。