基于FIFO分段存储的QC-LDPC码部分并行译码方法技术

技术编号:5479135 阅读:265 留言:0更新日期:2012-04-11 18:40
本发明专利技术公开了一种基于FIFO分段存储的QC-LDPC码部分并行译码方法,主要解决现有技术在QC-LDPC译码硬件实现中存在的大量地址控制逻辑的问题。其技术要点是:根据校验矩阵H的准循环特性,确定独立的译码单元,并对其分块;将译码更新过程转化成了独立译码单元的行更新和列更新;利用一组FIFO建立形成CFU存储空间和VFU存储空间,将存储单元进行连接,并加入切换信号;在独立译码单元的行更新和列更新时,通过切换信号对CFU存储空间和VFU存储空间进行选择,并通过对CFU存储空间或者VFU存储空间的内部循环移位完成。该译码方法操作简单,取消了硬件实现中的大量地址控制逻辑操作,便于在工程上实现QC-LDPC码的高速并行译码,可用于QC-LDPC码部分并行译码器的硬件实现。

【技术实现步骤摘要】

本专利技术属于通信
,具体涉及一种基于先进先出FIFO的分段存储的准循 环低密度奇偶校验QC-LDPC码部分并行译码方法,可用于高速QC-LDPC译码器的实现。
技术介绍
LDPC码最早由Villager于1962年首次提出,并与上个世纪90年代重新被研究。 LDPC码是一种具有稀疏校验矩阵的线性分组码,具有以下特点能够逼近香农限的性能特 性,在许多场合下性能优于Turbo码;而且由于校验矩阵的稀疏性,译码的复杂度低,并可 实现并行操作,便于硬件实现;具有较大的灵活性和较低的差错平层特性;描述简单,对严 格的理论分析具有可验证性;具有简单的二分图编码的数学模型。LDPC码是近年信道编 码领域的研究热点,目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领 域。QC-LDPC码是一类特殊的LDPC码,其校验矩阵由一系列相同大小的稀疏矩阵组合 而成,也就是说,其H校验矩阵具有准循环的特性。QC-LDPC码的校验矩阵表示形式如下~ Au A12 Λ Ain — A2·1 A2,2 Λ Axn权利要求1.一种基于FIFO分段存储的QC-LDPC码部分并行译码方法,包括如下步本文档来自技高网...

【技术保护点】
一种基于FIFO分段存储的QC-LDPC码部分并行译码方法,包括如下步骤:(1)已知校验矩阵H↓[bM×bN]由M×N个大小为b×b的循环方阵A↑[i,j]构成,其中A↑[i,j]由ω个b×b的单位阵循环右移o↓[d]↑[i,j]次的方阵相加而成,这些方阵记为A↓[d]↑[i,j],并以A↓[d]↑[i,j]作为独立的译码单元,下标d的取值范围为1~ω,o↓[d]↑[i,j]是方阵A↓[d]↑[i,j]第一行中“1”的位置,o↓[d]↑[i,j]称为起始地址,o↓[d]↑[i,j]的取值范围为0~(b-1);(2)将独立的译码单元A↓[d]↑[i,j]分成均匀的块,设块的大小为J×J,分成的块...

【技术特征摘要】

【专利技术属性】
技术研发人员:陈彦辉刘玲闫建华黄兴
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:87[中国|西安]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1