本发明专利技术公开一种静态功耗为零适用于基准电压／电流源的启动电路，包括一电容，及源端分别与其自身的衬底相连的第一、第二和第三Ｐ型场效应晶体管和一Ｎ型场效应晶体管，第一Ｐ型场效应晶体管的源极和第二、第三Ｐ型场效应晶体管的源极连接后与一电源电压相连，该第一Ｐ型场效应晶体管的栅端与第三Ｐ型场效应晶体管的栅端相连且其漏端与电容和第二Ｐ型场效应晶体管的栅端相连；第二Ｐ型场效应晶体管的漏端与Ｎ型场效应晶体管的栅端相连；第三Ｐ型场效应晶体管的栅端与其漏端相连后连接于Ｎ型场效应晶体管的漏端；Ｎ型场效应晶体管的源极连接于电容。本发明专利技术电路逻辑简单，占用了很小的芯片面积，对半导体集成制造工艺的偏差不敏感。
【技术实现步骤摘要】
本专利技术涉及一种基准电压/电流源的启动电路，特别适用于超低功耗的应用环境 ο
技术介绍
在集成电路中，基准电压源和基准电流都会存在两个的稳定态，一种是期望的工 作状态，输出正常的电压或者正常电流，另一种零电流稳定态，此时基准电压源、基准电流 源中没有电流，不能正常的提供电压或者电流。启动电路的功能克服这个零电流稳定态，使 基准电压源，基准电流源工作在期望的工作状态。常用的启动电路需要1微安左右的静态电流，例如美国专利5155384。这样的静态 功耗对于超低功耗的集成电路是不可接受的。在超低功耗的集成电路中，需要静态功耗为 零的启动电路。在一些静态功耗为零的启动电路专利中，往往需要复杂的逻辑，仅仅适用于 特定结构的电压源，例如美国专利6222399B1。复杂的逻辑增加了设计的难度，半导体制造 的工艺偏差会严重影响启动电路的效果，这些都会降低芯片的良率；同时，由于仅仅适用于 特定结构的电压源，严重的限制了适用范围。
技术实现思路
由于现有技术存在的上述问题，本专利技术的目的是提出一种静态功耗为零适用 于基准电压/电流源的启动电路，其可有效解决现有技术存在的问题。为实现上述目的，本专利技术提出的静态功耗为零适用于基准电压源/基准电流 源的启动电路，包括第一、第二和第三P型场效应晶体管，一 N型场效应晶体管和一电容，所 述第一、第二、第三P型场效应晶体管和N型场效应晶体管的源端分别与其自身的衬底相 连，第一 P型场效应晶体管的源极和第二、第三P型场效应晶体管的源极连接后与一电源相 连，该第一 P型场效应晶体管的栅端与第三P型场效应晶体管的栅端相连且其漏端与电容 和第二 P型场效应晶体管的栅端相连；第二 P型场效应晶体管的漏端与N型场效应晶体管 的栅端相连；第三P型场效应晶体管的栅端与其漏端相连后连接于N型场效应晶体管的漏 端；N型场效应晶体管的源极连接于电容。作为本专利技术的进一步特征，电容为PMOS电容，NMOS电容，PIP电容，MIM电容，MOM 电容等各种集成电路中使用的电容。由于采用了以上技术方案，本专利技术电路逻辑简单，占用了很小的芯片面积，对半导 体集成制造工艺的偏差不敏感，可广泛的适用于各种电压源和电流源。附图说明图1为本专利技术的静态功耗为零适用于基准电压/电流源的启动电路的原理图； 图2为电源电压、结点电压在电源上电、掉电过程中的变化曲线；图3为本专利技术的启动启动电路应用到带隙基准原理图；图4为本专利技术的启动电路应用到β -helper型电流源基准原理图。 具体实施方式下面根据附图和具体实施例对本专利技术作进一步说明如图1所示，本专利技术提出的静态功耗为零适用于基准电压/电流源的启动电路，包括 第一、第二和第三P型场效应晶体管，一 N型场效应晶体管和一电容(分别为图1中PM0S1、 PM0S2、PM0S3、匪OS1和CAP )，第一、第二、第三P型场效应晶体管(图中PMOS1、PM0S2、PM0S3 ) 和N型场效应晶体管NMOSl的源端分别与其自身的衬底相连，第一 P型场效应晶体管PMOSl 的源极和第二、第三P型场效应晶体管PM0S2、PM0S3的源极连接后与一电源电压VCC相连， 该第一 P型场效应晶体管PMOSl的栅端与第三P型场效应晶体管PM0S3的栅端相连且其漏 端与电容和第二 P型场效应晶体管PM0S2的栅端相连；第二 P型场效应晶体管PM0S2的漏 端与N型场效应晶体管NMOSl的栅端相连；第三P型场效应晶体管PM0S3的栅端与其漏端 相连后连接于N型场效应晶体管NMOSl的漏端；N型场效应晶体管NMOSl的源极连接于电 容 CAP。电容CAP可为PMOS电容、NMOS电容、PIP电容、MIM电容或MOM电容等各种集成电 路中使用的电容。结合图1与图2所示，本专利技术的工作原理为当电源电压VCC为零时，此时基准电 压源(基准电流)电路处在零电流的稳定态，结点VPBIAS电压会跟随电源电压VCC的电压， 此时为零。结点VP因为有PN结放电回路和Si-SiO2界面的漏电，所以该结点电压也为零。 VNBIAS结点的电压也为零。(VNBIAS结点也有自己的放电回路，图一中将其忽略)。当电源 VCC上电的过程中，(这个过程的时间是大约从几个毫秒到几十个毫秒，)最初，电源电源VCC 从O到0. 7V阶段，结点VP跟随电源电压VCC，PMOSl处于关断状态，此时结点VP电压为零， 所以PM0S2逐步开启，当电源电压VCC大于0. 7V后，PM0S2开启，结点VNBIAS被迅速充电， VNBIAS的结点电压会迅速升高，当VNBIAS的结点电压大于NMOSl的阈值时，晶体管NMOSl 缓慢开启，最终晶体管PM0S3和NMOSl组成的通路会开启，此时，PMOSl也处于开启状态，给 电容CAP充电，(电容CAP的大小是1 pF左右)。结点VP的电压迅速上升到等于VCC，晶体 管PM0S2被关断。晶体管PM0S3是二极管连接，结点VPBIAS电压就不会完全跟随电源电压 VCC的变化，而是于VCC相差一个VGS，这个VGS可以保证晶体管PM0S3工作在饱和状态。 电路的启动过程结束，此时启动电路已经完全关断，没有任何电流消耗。当电源电压VCC掉 电时，这个过程也时间大约从几个毫秒到几十个毫秒。最初，结点VP为高电位，VCC下降了 0. 7V时，VP到VCC的PN结点正向导通，所以，VP随着VCC下降被逐步放电，VCC下降到OV 时，VP也大约下降到0. 7V，结点VP的剩余电荷会通过Si-SiA界面缓慢泄放掉，最终下降 到0V。这样就会为下一次电源上电做好了启动准备。如图3所示，当电源电压VCC为零时，此时带隙基准电路处在零电流的稳定态，结 点VPBIAS电压会跟随VCC的电压，此时为零。VP结点因为有PN结放电回路和Si-SW2界 面的漏电，所以该结点电压也为零。VNBIAS结点的电压也为零。当电源VCC上电的过程中， 最初，电源电源VCC从O到0. 7V阶段，VP跟随VCC，PMOSl处于关断状态，此时VP结点电 压为零，所以PM0S2逐步开启，当电源电压VCC大于0. 7V后，PM0S2开启，结点VNBIAS被迅 速充电，VNBIAS的结点电压会迅速升高，当VNBIAS的结点电压大于NMOSl的阈值时，晶体管NMOSl缓慢开启，最终晶体管PM03和NMOSl组成的通路会开启，此时，PMOl也处于开启 状态，给电容CAP充电。结点VP的电压迅速上升到等于VCC，晶体管PM02被关断。晶体管 PM03是二极管连接，结点VPBIAS电压就不会完全跟随电源电压VCC的变化，而是于VCC相 差一个VGS，这个VGS可以保证晶体管PM03工作在饱和状态。电路的启动过程结束，此时 启动电路已经完全关断，没有任何电流消耗。当电源电压VCC掉电时，最初，结点VP为高电 位，VCC下降了 0. 7V时，VP到电源VCC的PN结正向导通，所以，VP随着VCC下降被逐步放 电，VCC下降到OV时，VP也大约下降到0. 7V，结点VP的剩余电荷会通过Si-SiA界面缓慢 泄放掉，最终下降到0V。如图4所示，当电源电压VCC为零时，此时β-helper型电流源处在零电流的 稳定态，结点VPBIAS电压会跟随VCC的电压，此时为零。VP结点因为有PN本文档来自技高网...
【技术保护点】
一种静态功耗为零适用于基准电压／电流源的启动电路，其特征在于：包括第一、第二和第三Ｐ型场效应晶体管，一Ｎ型场效应晶体管和一电容，所述第一、第二、第三Ｐ型场效应晶体管和Ｎ型场效应晶体管的源端分别与其自身的衬底相连，所述第一Ｐ型场效应晶体管的源极和所述第二、第三Ｐ型场效应晶体管的源极连接后与一电源相连，该第一Ｐ型场效应晶体管的栅端与所述第三Ｐ型场效应晶体管的栅端相连且其漏端与所述电容和第二Ｐ型场效应晶体管的栅端相连；所述第二Ｐ型场效应晶体管的漏端与所述Ｎ型场效应晶体管的栅端相连；所述第三Ｐ型场效应晶体管的栅端与其漏端相连后连接于所述Ｎ型场效应晶体管的漏端；所述Ｎ型场效应晶体管的源极连接于所述电容。
【技术特征摘要】
【专利技术属性】
技术研发人员：鞠建宏，靳瑞英，
申请(专利权)人：帝奥微电子有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。