相机接口全模式光纤传输系统技术方案

本发明专利技术涉及信息传输领域，特别是一种相机接口全模式光纤传输系统。本发明专利技术包括倍频ＦＰＧＡ、串行器、３．１２５Ｇ发送光模块、光纤、３．１２５Ｇ接收光模块、解串器和数据对齐及分频ＦＰＧＡ，倍频ＦＰＧＡ通过ＣａｍｅｒａＬｉｎｋ插头与相机相连，倍频ＦＰＧＡ通过串行器与３．１２５Ｇ发送光模块相连，３．１２５Ｇ发送光模块通过三根等长光纤与３．１２５Ｇ接收光模块相连，３．１２５Ｇ接收光模块通过解串器与数据对齐及分频ＦＰＧＡ相连。本发明专利技术数据吞吐量大，抗电磁干扰能力强，传输距离远，可满足ＭＥＤＩＵＭ、ＦＵＬＬ全模式下高帧频视频数据远程光纤传输的需求。

【技术实现步骤摘要】

本专利技术涉及信息传输领域，特别是一种相机接口全模式光纤传输系统。
技术介绍
目前，在工业自动化生产、军事监控等领域，普遍采用高帧频的数字相机作为监控 设备，而且帧频还在不断提高，数据量也不断增加。CameraLink是高速相机普遍采用的一 种接口，在今后相当长一段时间内仍是高速相机主要的输出接口。工业现场、或军事领域的 监控目标特殊，有时候比较危险，因此需要将相机的监控视频长距离传输。光纤传输不仅数 据吞吐量大、传输距离远，而且能够屏蔽传输过程中周围环境的电磁干扰，已经得到成功运 用。但是目前国内外实用的CameraLink/fiber适配器主要针对Cameralink Base模式， 无法满足高帧频的MEDIUM、FULL模式数据传输的需求。因此，研制出一种能满足高帧频的 MEDIUM、FULL模式数据传输需求的光纤传输系统势在必行。
技术实现思路
针对上述问题，为解决现有技术的缺陷，本专利技术的目的就在于提供一种相机接口 全模式光纤传输系统，可以有效解决目前的使用的CameraLink/fiber适配器不能满足高 帧频的MEDIUM、FULL模式数据传输需求的问题。本专利技术解决技术问题所采用的技术方案是，相机接口全模式光纤传输系统，包括 倍频FPGA、三个串行器、三个3. 125G发送光模块、光纤、三个3. 125G接收光模块、三个解串 器和数据对齐及分频FPGA，所说的倍频FPGA通过两个CameraLink插头与FULL模式下的相 机相连，倍频FPGA接收来自于FULL模式的相机的LVDS格式的12路FULL模式的数字视频 数据和3路LVDS随路像素时钟，并选择一路时钟信号进行倍频处理；倍频FPGA与串行器相 连，倍频FPGA将处理后的倍频信号传递给串行器进行并串，串行器将信号并串处理后转换 成CML电平并反馈给倍频FPGA ；串行器与3. 125G发送光模块相连，3. 125G发送光模块将串 行器传递来的CML电平转换成光信号；3. 125G发送光模块通过三根等长光纤与3. 125G接 收光模块相连，3. 125G发送光模块将光信号通过光纤传递给3. 125G接收光模块；3. 125G接 收光模块通过解串器与数据对齐及分频FPGA相连，3. 125G接收光模块将接收的光信号转 换成CML电平并传递给解串器，解串器将CML电平信号解串成倍频信号传递给数据对齐及 分频FPGA，数据对齐及分频FPGA将接收的倍频信号分频后并对齐。相机接口全模式光纤传输系统，包括倍频FPGA、串行器、2. 5G发送光模块、波分复 用器、光纤、2. 5G接收光模块、解串器和数据对齐及分频FPGA，所说的倍频FPGA通过两个 CameraLink插头与FULL模式下的相机相连，倍频FPGA接收来自于FULL模式的相机的LVDS 格式的12路FULL模式的数字视频数据和3路LVDS随路像素时钟，并选择一路时钟信号进 行倍频处理；倍频FPGA与串行器相连，倍频FPGA将处理后的倍频信号传递给串行器进行并 串，串行器将信号并串处理后转换成CML电平并反馈给倍频FPGA ；串行器与2. 5G发送光模 块相连，2. 5G发送光模块将串行器传递来的CML电平转换成光信号；2. 5G发送光模块通过波分复用器与2. 5G接收光模块相连，2. 5G发送光模块将光信号传递给波分复用器，波分复 用器将光信号处理后传递给2. 5G接收光模块，2. 5G接收光模块通过解串器与数据对齐及 分频FPGA相连，2. 5G接收光模块将接收的光信号转换成CML电平并传递给解串器，解串器 将CML电平信号解串成倍频信号传递给数据对齐及分频FPGA，数据对齐及分频FPGA将接收 的倍频信号分频后并对齐。本专利技术数据吞吐量大，抗电磁干扰能力强，传输距离远，实时性好，能够保持原有 数据格式的光纤传输系统，满足当前甚至今后相当长时间内CamerLink接口相机工作在 BASE、MEDIUM、FULL全模式下高帧频视频数据的远程光纤传输的需求。附图说明图1是本专利技术的相机接口全模式光纤传输系统的第一种结构示意图。图2是本专利技术的相机接口全模式光纤传输系统的第二种结构示意图。图3是本专利技术的串行器的工作状态循环图。图4是本专利技术的解串器的工作状态循环图。图5是本专利技术的信号倍频示意图。图6是本专利技术的信号分频示意图。图中:1、倍频FPGA，2、串行器，3、3. 125G发送光模块，4、光纤，5、3. 125G接收光模 块，6、解串器，7、数据对齐及分频FPGA，8、2. 5G发送光模块，9、波分复用器，10、2. 5G接收光 模块，11、倍频前的信号，12、第一次倍频后的信号，13、第二次倍频后的信号，14、第三次倍 频后的信号，15、第四次倍频后的信号，16、最终倍频后的信号，17、分频前的信号，18第一次 分频后的信号，19、第二次分频后的信号，20、第三次分频后的信号，21、第四次分频后的信 号，22最终分频后的信号。具体实施例方式以下结合附图对本专利技术的具体实施方式作详细说明。由图1所示，相机接口全模式光纤传输系统，包括倍频FPGA1、三个串行器2、三个 3. 125G发送光模块3、光纤4、三个3. 125G接收光模块5、三个解串器6和数据对齐及分频 FPGA7，所说的倍频FPGAl通过两个CameraLink插头与FULL模式下的相机相连，倍频FPGAl 接收来自于FULL模式的相机的LVDS格式的12路FULL模式的数字视频数据和3路LVDS随 路像素时钟，并选择一路时钟信号进行倍频处理；倍频FPGAl与串行器2相连，倍频FPGAl 将处理后的倍频信号传递给串行器2进行并串，串行器2将信号并串处理后转换成CML电 平并反馈给倍频FPGAl ；串行器2与3. 125G发送光模块3相连，3. 125G发送光模块3将串行 器2传递来的CML电平转换成光信号；3. 125G发送光模块3通过三根等长光纤4与3. 125G 接收光模块5相连，3. 125G发送光模块3将光信号通过光纤4传递给3. 125G接收光模块 5 ；3. 125G接收光模块5通过解串器6与数据对齐及分频FPGA7相连，3. 125G接收光模块5 将接收的光信号转换成CML电平并传递给解串器6，解串器6将CML电平信号解串成倍频信 号传递给数据对齐及分频FPGA7，数据对齐及分频FPGA7将接收的倍频信号分频后并对齐。由图2所示，相机接口全模式光纤传输系统，包括倍频FPGAl、串行器2、2. 5G发送 光模块8、波分复用器9、光纤4、2. 5G接收光模块10、解串器6和数据对齐及分频FPGA7，所说的倍频FPGAl通过两个CameraLink插头与FULL模式下的相机相连，倍频FPGAl接收来自 于FULL模式的相机的LVDS格式的12路FULL模式的数字视频数据和3路LVDS随路像素 时钟，并选择一路时钟信号进行倍频处理；倍频FPGAl与串行器2相连，倍频FPGAl将处理 后的倍频信号传递给串行器2进行并串，串行器2将信号并串处理后转换成CML电平并反 馈给倍频FPGAl ；串行器2与2. 5G发送光模块8相连，2. 5G发送光模块8将串行器2传递 来的CML电平转换成光信号；2. 5G发送光模块8通过波本文档来自技高网...

【技术保护点】
相机接口全模式光纤传输系统，包括倍频ＦＰＧＡ（１）、三个串行器（２）、三个３．１２５Ｇ发送光模块（３）、光纤（４）、三个３．１２５Ｇ接收光模块（５）、三个解串器（６）和数据对齐及分频ＦＰＧＡ（７），其特征在于，所说的倍频ＦＰＧＡ（１）通过两个ＣａｍｅｒａＬｉｎｋ插头与ＦＵＬＬ模式下的相机相连，倍频ＦＰＧＡ（１）接收来自于ＦＵＬＬ模式相机的ＬＶＤＳ格式的１２路ＦＵＬＬ模式的数字视频数据和３路ＬＶＤＳ随路像素时钟，并选择一路时钟信号进行倍频处理；倍频ＦＰＧＡ（１）与串行器（２）相连，倍频ＦＰＧＡ（１）将处理后的倍频信号传递给串行器（２）进行并串，串行器（２）将信号并串处理后转换成ＣＭＬ电平并反馈给倍频ＦＰＧＡ（１）；串行器（２）与３．１２５Ｇ发送光模块（３）相连，３．１２５Ｇ发送光模块（３）将串行器（２）传递来的ＣＭＬ电平转换成光信号；３．１２５Ｇ发送光模块（３）通过三根等长光纤（４）与３．１２５Ｇ接收光模块（５）相连，３．１２５Ｇ发送光模块（３）将光信号通过光纤（４）传递给３．１２５Ｇ接收光模块（５）；３．１２５Ｇ接收光模块（５）通过解串器（６）与数据对齐及分频ＦＰＧＡ（７）相连，３．１２５Ｇ接收光模块（５）将接收的光信号转换成ＣＭＬ电平并传递给解串器（６），解串器（６）将ＣＭＬ电平信号解串成倍频信号传递给数据对齐及分频ＦＰＧＡ（７），数据对齐及分频ＦＰＧＡ（７）将接收的倍频信号分频后并对齐。...

【技术特征摘要】
1.相机接口全模式光纤传输系统，包括倍频FPGA(l)、三个串行器O)、三个3.125G发 送光模块(3)、光纤、三个3. 125G接收光模块(5)、三个解串器(6)和数据对齐及分频 FPGA (7)，其特征在于，所说的倍频FPGA(I)通过两个CameraLink插头与FULL模式下的相 机相连，倍频FPGA(I)接收来自于FULL模式相机的LVDS格式的12路FULL模式的数字视 频数据和3路LVDS随路像素时钟，并选择一路时钟信号进行倍频处理；倍频FPGA(I)与串 行器( 相连，倍频FPGA(I)将处理后的倍频信号传递给串行器( 进行并串，串行器(2) 将信号并串处理后转换成CML电平并反馈给倍频FPGA⑴；串行器⑵与3. 125G发送光模 块(3)相连，3. 125G发送光模块C3)将串行器( 传递来的CML电平转换成光信号；3. 125G 发送光模块C3)通过三根等长光纤(4)与3. 125G接收光模块( 相连，3. 125G发送光模块 (3)将光信号通过光纤(4)传递给3. 125G接收光模块(5) ；3. 125G接收光模块( 通过解 串器(6)与数据对齐及分频FPGA (7)相连，3. 125G接收光模块( 将接收的光信号转换成 CML电平并传递给解串器(6)，解串器(6)将CML电平信号解串成倍频信号传递给数据对齐 及分频FPGA (7)，数据对齐及分频FPGA (7)将接收的倍频信号分频后并对齐。2.相机接口全模式光纤传输系统，包括倍频FPGA(I)、三个串行器O)、三个2.5G发送 光模...

【专利技术属性】
技术研发人员：佟刚，李增，曹永刚，崔明，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：82[中国|长春]