显示器制造技术

本发明专利技术公开了一种显示器，包含一显示面板、四组虚设移位缓存器、两组有效移位缓存器，以及一第一方向电路。第一组有效移位缓存器耦接于第一组虚设移位缓存器与第二组虚设移位缓存器之间，而第二组有效移位缓存器耦接于第三组虚设移位缓存器与第四组虚设移位缓存器之间。第一方向电路同时耦接于第一组有效移位缓存器中的第一级有效移位缓存器，以及第三组虚设移位缓存器。

【技术实现步骤摘要】

本专利技术有关于一种显示器的移位缓存器电路，特别是关于一种显示器的双向移位 缓存器。
技术介绍
由于液晶显示器的规格发展不断地朝向大尺寸迈进，因此许多因应大尺寸面板 所需要的技术不断推陈出新，为了改善大尺寸常见的视角问题，广视角的技术也不断的精 进，其中以多域垂直配向(Multi-domain VerticalAlignment，MVA)模式及横向电场效应 (In-plane Switching，IPS)模式为主要的广视角技术。相较于横向电场效应模式，多域垂 直配向模式的液晶像素设计容易在不同角度侧视时产生色偏(Color Washout)现象，因此 依据多域垂直配向模式色偏的弱点，发展出许多像素设计的改良。请参考图1，图1为传统解决色偏的像素100的示意图。如同本领域的技术人员 所知，液晶显示器中像素采用阵列布局，图1仅显示了像素100的部分结构，包含主栅极线 GL、次栅极线GL’、数据线DL、第一薄膜晶体管Tl、第二薄膜晶体管T2、第三薄膜晶体管T3、 第一液晶电容Clcl、第二液晶电容Clc2、第一储存电容Cstl、第二储存电容Cst2及第三储 存电容Cst3。第一液晶电容Clcl与第一储存电容Cstl耦接至第一薄膜晶体管Tl的漏极 端(由节点Pl来表示)，第二液晶电容Clc2与第二储存电容Cst2耦接至第二薄膜晶体管 T2的漏极端(由节点p2来表示)，而第三储存电容Cst3耦接至第三薄膜晶体管T3的漏极 端。第一薄膜晶体管Tl的栅极端与第二薄膜晶体管T2的栅极端耦接于栅极线GL，而第一 薄膜晶体管Tl的源极端与第二薄膜晶体管T2的源极端耦接于数据线DL。第二薄膜晶体管 T2的漏极端耦接至第三薄膜晶体管T3的源极端，第三薄膜晶体管T3的栅极端耦接至次栅 极线GL’。当主栅极线GL为高电位时，第一薄膜晶体管Tl与第二薄膜晶体管T2同时导通 以写入显示电压，此时节点Pl与p2皆为显示电压的准位。接着，当主栅极线GL降为低电 位且次栅极线GL’升为高电位时，第三薄膜晶体管T3导通，第二液晶电容Clc2与第二储存 电容Cst2所储存的显示电压将与第三储存电容Cst3进行电荷分享(charge sharing)，使 得节点Pl与节点P2电压有所不同，该电压差异会依据第三储存电容Cst3而改变进而得到 改善色偏的效果。由于图1的像素设计能有效改善色偏现象，使得一般大尺寸面板在像素设计上会 以此种结构为主。但为了扩大显示器边框使用空间，并降低面板材料成本，大尺寸面板设计 积极发展GOA (Gate Driver on Array)技术，使驱动IC中的电压位准移位器(Level Shift) 与移位缓存器(Shift Register)的功能整合于玻璃基板中。此时，这种像素设计便会使移 位缓存器在作双向传递功能时发生冲突。请参考图2，图2为电荷分享的双向传递的扫描架 构的示意图。图1所示的像素100需要两组扫描电路以达到预充电与双向传递的功能，以 第一行像素单元PXl PX_m来做说明当移位缓存器SR_1 SR_m由上至下进行正向扫描 时，像素会先进行充电再作分享的动作；反之，当移位缓存器SR_m SR_1由下至上进行反 向扫描时，像素会先进行电荷分享再充电的动作，如此会使得移位缓存器造成误动作。
技术实现思路
因此，本专利技术提出一种可双向驱动之移位缓存器，可使该移位缓存器在控制双向 传递时，负责充电与电荷分享的控制信号不会重迭，并简化显示器面板上双向传递移位缓 存器的驱动架构。依据上述目的，本专利技术提供一种使用该双向移位缓存器驱动架构的显示器，包括 一显示面板，具有N条主栅极线及N条次栅极线；一第一组虚设移位缓存器；一第二组虚 设移位缓存器；一第三组虚设移位缓存器；一第四组虚设移位缓存器，其中每一组虚设移 位缓存器具有m个虚设移位缓存器；一第一组双向移位缓存器，耦接于该第一组虚设移位 缓存器与该第二组虚设移位缓存器之间，该第一组双向移位缓存器具有L个双向移位缓存 器，该第一组双向移位缓存器中的第一个双向移位缓存器耦接于该第一组虚设移位缓存 器，该第一组双向移位缓存器中的第L个双向移位缓存器耦接于该第二组虚设移位缓存 器，该第一组双向移位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条主 栅极线，且该第(k+m)条主栅极线耦接于该第一组双向移位缓存器中的第(k+Ι)个双向移 位缓存器的输入端；一第二组双向移位缓存器，耦接于该第三组虚设移位缓存器与该第四 组虚设移位缓存器之间，该第二组双向移位缓存器具有L个双向移位缓存器，该第二组双 向移位缓存器中的第一个双向移位缓存器耦接于该第三组虚设移位缓存器，该第二组双向 移位缓存器中的第L个双向移位缓存器耦接于该第四组虚设移位缓存器，该第二组双向移 位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条次栅极线，且该第(k+m) 条次栅极线耦接于该第二组双向移位缓存器中的第(k+Ι)个双向移位缓存器的输入端；及 一第一方向起始触发信号产生器，耦接于该第一组双向移位缓存器中的该第一个双向移 位缓存器，用以对该第一组双向移位缓存器中的该第一个双向移位缓存器输入一第一方 向起始触发信号，以致能一第(1+m)条主栅极线；且该第一方向起始触发信号产生器并耦 接于该第三组虚设移位缓存器中的第(1+m-c)个虚设移位缓存器，用以对该第三组虚设移 位缓存器中的该第(1+m-c)个虚设移位缓存器输入该第一方向起始触发信号，以致能一第 (1+m-c)条次栅极线；其中，N > L > k，m彡C。本专利技术亦提供一种使用该双向移位缓存器驱动架构的显示器，包括一显示面板， 具有N条主栅极线及N条次栅极线；一第一组虚设移位缓存器；一第二组虚设移位缓存器； 一第三组虚设移位缓存器；一第四组虚设移位缓存器，其中每一组虚设移位缓存器具有m 个虚设移位缓存器；一第一组双向移位缓存器，耦接于该第一组虚设移位缓存器与该第二 组虚设移位缓存器之间，该第一组双向移位缓存器具有L个双向移位缓存器，该第一组双 向移位缓存器中的第一个双向移位缓存器耦接于该第一组虚设移位缓存器，该第一组双向 移位缓存器中的第L个双向移位缓存器耦接于该第二组虚设移位缓存器，该第一组双向移 位缓存器中的第k个移位缓存器的输出端耦接于一第(k+m)条主栅极线，且该第(k+m)条 主栅极线耦接于该第一组双向移位缓存器中的第(k+Ι)个双向移位缓存器的输入端；一第 二组双向移位缓存器，耦接于该第三组虚设移位缓存器与该第四组虚设移位缓存器之间， 该第二组双向移位缓存器具有L个双向移位缓存器，该第二组双向移位缓存器中的第一个 双向移位缓存器耦接于该第三组虚设移位缓存器，该第二组双向移位缓存器中的第L个双 向移位缓存器耦接于该第四组虚设移位缓存器，该第二组双向移位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条次栅极线，且该第(k+m)条次栅极线耦接于该第 二组双向移位缓存器中的第(k+Ι)个双向移位缓存器的输入端；及一第一方向起始触发信 号产生器，耦接于该第一组虚设移位缓存器中的第j个双向移位缓存器，用以对该第一组 虚设移位缓存器中的该第j个双向移位缓存器输入一第一方向起始触发信号，以致能一第 j条主栅极线本文档来自技高网...

【技术保护点】
一种显示器，其特征在于，包含：一显示面板，具有Ｎ条主栅极线及Ｎ条次栅极线；一第一组虚设移位缓存器；一第二组虚设移位缓存器；一第三组虚设移位缓存器；一第四组虚设移位缓存器，其中每一组虚设移位缓存器具有ｍ个虚设移位缓存器；一第一组双向移位缓存器，耦接于该第一组虚设移位缓存器与该第二组虚设移位缓存器之间，该第一组双向移位缓存器具有Ｌ个双向移位缓存器，该第一组双向移位缓存器中的第一个双向移位缓存器耦接于该第一组虚设移位缓存器，该第一组双向移位缓存器中的第Ｌ个双向移位缓存器耦接于该第二组虚设移位缓存器，该第一组双向移位缓存器中的第ｋ个双向移位缓存器的输出端耦接于一第（ｋ＋ｍ）条主栅极线，且该第（ｋ＋ｍ）条主栅极线耦接于该第一组双向移位缓存器中的第（ｋ＋１）个双向移位缓存器的输入端；一第二组双向移位缓存器，耦接于该第三组虚设移位缓存器与该第四组虚设移位缓存器之间，该第二组双向移位缓存器具有Ｌ个双向移位缓存器，该第二组双向移位缓存器中的第一个双向移位缓存器耦接于该第三组虚设移位缓存器，该第二组双向移位缓存器中的第Ｌ个双向移位缓存器耦接于该第四组虚设移位缓存器，该第二组双向移位缓存器中的第ｋ个双向移位缓存器的输出端耦接于一第（ｋ＋ｍ）条次栅极线，且该第（ｋ＋ｍ）条次栅极线耦接于该第二组双向移位缓存器中的第（ｋ＋１）个双向移位缓存器的输入端；及一第一方向起始触发信号产生器，耦接于该第一组双向移位缓存器中的该第一个双向移位缓存器，用以对该第一组双向移位缓存器中的该第一个双向移位缓存器输入一第一方向起始触发信号，以致能一第（１＋ｍ）条主栅极线；且该第一方向起始触发信号产生器并耦接于该第三组虚设移位缓存器中的该第（１＋ｍ－ｃ）个虚设移位缓存器，用以对该第三组虚设移位缓存器中的该第（１＋ｍ－ｃ）个虚设移位缓存器输入该第一方向起始触发信号，以致能一第（１＋ｍ－ｃ）条次栅极线；其中，Ｎ＞Ｌ＞ｋ，ｍ≥ｃ。...

【技术特征摘要】
1.一种显示器，其特征在于，包含一显示面板，具有N条主栅极线及N条次栅极线； 一第一组虚设移位缓存器； 一第二组虚设移位缓存器； 一第三组虚设移位缓存器；一第四组虚设移位缓存器，其中每一组虚设移位缓存器具有m个虚设移位缓存器； 一第一组双向移位缓存器，耦接于该第一组虚设移位缓存器与该第二组虚设移位缓存 器之间，该第一组双向移位缓存器具有L个双向移位缓存器，该第一组双向移位缓存器中 的第一个双向移位缓存器耦接于该第一组虚设移位缓存器，该第一组双向移位缓存器中的 第L个双向移位缓存器耦接于该第二组虚设移位缓存器，该第一组双向移位缓存器中的第 k个双向移位缓存器的输出端耦接于一第(k+m)条主栅极线，且该第(k+m)条主栅极线耦接 于该第一组双向移位缓存器中的第(k+Ι)个双向移位缓存器的输入端；一第二组双向移位缓存器，耦接于该第三组虚设移位缓存器与该第四组虚设移位缓存 器之间，该第二组双向移位缓存器具有L个双向移位缓存器，该第二组双向移位缓存器中 的第一个双向移位缓存器耦接于该第三组虚设移位缓存器，该第二组双向移位缓存器中的 第L个双向移位缓存器耦接于该第四组虚设移位缓存器，该第二组双向移位缓存器中的第 k个双向移位缓存器的输出端耦接于一第(k+m)条次栅极线，且该第(k+m)条次栅极线耦接 于该第二组双向移位缓存器中的第(k+Ι)个双向移位缓存器的输入端；及一第一方向起始触发信号产生器，耦接于该第一组双向移位缓存器中的该第一个双向 移位缓存器，用以对该第一组双向移位缓存器中的该第一个双向移位缓存器输入一第一方 向起始触发信号，以致能一第(1+m)条主栅极线；且该第一方向起始触发信号产生器并耦 接于该第三组虚设移位缓存器中的该第(1+m-c)个虚设移位缓存器，用以对该第三组虚设 移位缓存器中的该第(1+m-c)个虚设移位缓存器输入该第一方向起始触发信号，以致能一 第(1+m-c)条次栅极线；其中，N > L > k，m 彡 C。2.如权利要求1所述的显示器，其特征在于，另包含一第二方向起始触发信号产生器， 耦接于该第一组双向移位缓存器中的该第L个双向移位缓存器，用以对该第一组双向移位 缓存器中的该第L个双向移位缓存器输入一第二方向起始触发信号，以致能一第(L+m)条 主栅极线。3.如权利要求2所述的显示器，其特征在于，该第二方向起始触发信号产生器耦接于 该第四组虚设移位缓存器中的第C’个虚设移位缓存器，用以对该第C’个虚设移位缓存器 输入该第二方向起始触发信号，以致能一第(m+L+c’)条次栅极线，其中c’。4.如权利要求1所述的显示器，其特征在于，另包含一第二方向起始触发信号产生器， 耦接于该第二组虚设移位缓存器中的第a个虚设移位缓存器，用以对该第a个虚设移位缓 存器输入一第二方向起始触发信号，以致能一第(m+L+a)条主栅极线，其中，m ^ a。5.如权利要求4所述的显示器，其特征在于，该第二方向起始触发信号产生器，耦接 于该第四组虚设移位缓存器中的该第(a+c’ )个虚设移位缓存器，用以对该第(a+c’ )个 虚设移位缓存器输入该第二方向起始触发信号，以致能一第(m+L+a+c’ )条次栅极线，其中 m ^ ο6.如权利要求3或5所述的显示器，其特征在于，c= C’。7.如权利要求2或4所述的显示器，其特征在于，该第二方向起始触发信号产生器为一 上传起始触发信号产生器。8.如权利要求1所述的显示器，其特征在于，该第一方向起始触发信号产生器为一下 传起始触发信号产生器。9.如权利要求1所述的显示器，其特征在于，每一组虚设移位缓存器包含至少一单向 传输的移位缓存器。10.如权利要求1所述的显示器，其特征在于，每一组虚设移位缓存器包含至少一双向 传输的移位缓存器。11.如权利要求1所述的显示器，其特征在于，一第(L+m)条主栅极线耦接于该第二组 虚设移位缓存器中的第一个虚设移位缓存器的输入端。12.—种显示器，其特...

【专利技术属性】
技术研发人员：陈勇志，苏国彰，林致颖，杨欲忠，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]