一种支持语音编码加密的芯片、方法和通信设备技术

本发明专利技术提供一种支持语音编码加密的芯片、方法和通信设备，涉及语音处理技术。该芯片包括：可重组语音编码电路，用于接收语音数据，对语音数据进行编码，输出编码后的语音数据；加密ＩＰ部件，用于接收编码后的语音数据，对编码后的语音数据进行加密；指令译码器用于对指令进行译码，控制可重组语音编码电路中可重组逻辑资源元素的连接关系和可重组语音编码电路操作以实现语音编／解码算法，控制加密ＩＰ部件对所述编码后的语音数据进行加密。本发明专利技术提供的支持语音编码加密的芯片，可以在指令译码器的控制下通过可重组语音编码电路实现多种语音编码算法，通过加密ＩＰ部件实现编码后的语音数据的加密，不仅具有较高的硬件性能，还有较高的灵活性。

【技术实现步骤摘要】

本专利技术涉及语音处理技术，特别是涉及一种支持语音编码加密的芯片、方法和通 信设备。
技术介绍
语音压缩编码技术的发展在一定程度上缓和了有限的信道资源与巨大的通 信需求之间的矛盾。常见的语音算法有MELP (mixed excitationlinear prediction, 混合激励线性预测)、CELP(code excitation linearprediction,码激励线性预测)、 SELP (sinusoidal excitation linearprediction，正弦激励线性预测)等。针对各种语音 算法的语音编解码芯片也得到了广泛的应用。语音保密通信是防止语音内容被窃听的通信方式，在实际生活中具有极大的实用 价值。采用数据加密技术是语音保密通信的重要手段，正获得越来越广泛的应用。然而，通信环境的复杂和算法的不断改进对语音处理芯片的性能和灵活性都提出 了更高的要求。
技术实现思路
本专利技术要解决的一个技术问题是提供一种能够实现语音编码加密的芯片，具有较 高的性能和灵活性。本专利技术提供了一种支持语音编码加密的芯片，包括指令译码器、可重组语音编码 电路和加密IP (Intellectual Property，知识产权)部件；其中，可重组语音编码电路，用 于接收语音数据，对语音数据进行编码，输出编码后的语音数据；该可重组语音编码电路包 括可重组逻辑资源元素和网络编码单元，可重组逻辑资源元素之间通过网络编码单元连接 以控制资源元素之间的连接关系；加密IP部件，用于接收编码后的语音数据，对编码后的 语音数据进行加密；指令译码器用于接收指令，对指令进行译码，控制可重组语音编码电路 中可重组逻辑资源元素的连接关系和可重组语音编码电路操作以实现语音编/解码算法， 控制加密IP部件对编码后的语音数据进行加密。根据本专利技术的支持语音编码加密的芯片的一个实施例，加密IP部件是可重组 加密电路，能够被装载为支持不同加密算法的IP部件；指令译码器还用于对指令进行 译码，控制可重组加密电路被装载为支持不同加密算法的加密IP部件。其中，该加密 算法包括DES(DataEncryption Standard,数据加密标准)，3DES(3重数据加密标准)， IDEA (International Data Encryption Algorithm，国际数据力口密算法)，AES (Advanced Encryption Standard，高级力口密标准)，Gifford算法，PES，FEAL (Fast Data Encipherment Algorithm，快速数据加密算法)，Geffe中的一个或者多个。根据本专利技术的支持语音编码加密的芯片的一个实施例，还包括存储器，用于存储 算法配置文件和静态码本信息；所述算法配置文件根据语音算法记录所述可重组语音编码 电路中功能编码单元和网络编码单元的编码信息和/或根据加密算法记录所述可重组加密电路的编码信息；取指模块，用于从该算法配置文件读取指令，将读取的指令发送给所述 指令译码器。进一步，算法配置文件采用宏指令形式的配置文件编码方式。根据本专利技术的支持语音编码加密的芯片的一个实施例，可重组语音编码电路包 括运算模块，包括可重组逻辑资源元素，用于在所述指令译码器的控制下实现所述语音编 /解码算法中的运算；寄存器堆，用于接收语音数据、接收所述可重组逻辑资源元素输出的 数据，存储语音算法执行过程中的中间变量；通路模块，用于所述可重组逻辑资源元素和所 述寄存器堆输出的数据，将所述接收的数据输出到所述可重组逻辑资源元素或输出。根据本专利技术的支持语音编码加密的芯片的一个实施例，所述可重组语音编码电路 能够实现MELP、CELP、SELP中的至少两种算法，所述可重组语音编码电路包括2个多功能 ALU部件、1个乘法部件、1个乘累加部件、1个除法部件/位处理部件、1个比较选通通路、1 个比较跳转部件、3个循环变量寄存器、2个寄存器堆、2个寄存器堆专用通路部件、和6个数 据通路部件。根据本专利技术的支持语音编码加密的芯片的一个实施例，还包括系统管理器；该系 统管理器与取指模块和存储器相连，用于将待编/解码的语音数据存放在RAM中指定地址， 装载程序执行首地址，向所述取指模块发送编/解码启动指令；取指模块接收到来自系统 管理器的启动指令后，开始执行取指，并使能指令译码。根据本专利技术的支持语音编码加密的芯片的一个实施例，还包括码速状态寄存器， 用于设置语音码速和码速更改标识；支持语音编码加密的芯片根据码速状态寄存器每处理 完一帧数据执行初始地址的装载，以使得所述支持语音编码加密的芯片能够根据所述码速 状态寄存器的码速信息对新一帧数据按照新的码速执行编码。本专利技术提供的支持语音编码加密的芯片，在指令译码器的控制下通过可重组语音 编码电路实现多种语音编码算法，通过加密IP部件实现编码后的语音数据的加密，不仅具 有较高的硬件性能，还有较高的灵活性。此外，加密IP部件也可以是可重组加密电路，可以根据需要配置为不同的加密逻 辑电路，进一步提高了灵活性。本专利技术还提供了 一种包括上述支持语音编码加密的芯片的通信设备。本专利技术要解决的另一个技术问题是提供一种语音编码加密方法，具有较高的性能 和灵活性。本专利技术提供一种语音编码加密的方法，包括对指令进行译码，控制可重组语音编 码电路中可重组逻辑资源元素的连接关系以支持预定的语音编码算法；其中，该可重组语 音编码电路包括可重组逻辑资源元素和网络编码单元，资源元素之间通过网络编码单元连 接以控制所述可重组逻辑资源元素之间的连接关系；可重组语音编码电路对接收的语音数 据执行与预定的语音编码算法对应的编码操作；通过加密IP部件对编码后的语音数据进 行加密。根据本专利技术的语音编码加密算法的一个实施例，所述加密IP部件是可重组加密 电路，能够被装载为支持不同加密算法的IP部件；该方法还包括对指令进行译码，控制可 重组加密电路被装载为支持预定的加密算法的加密IP部件。根据本专利技术的语音编码加密的方法的一个实施例，还包括检查码速状态寄存器 的码速更改标识，其中码速状态寄存器用于设置语音码速和码速更改标识；当码速更改标识被置位时，根据码速状态寄存器的语音码速信息执行初始地址的装载；和根据初始地址， 可重组语音编码电路对新一帧的语音数据按照新的码速进行编码。本专利技术提供的语音编码加密的方法，通过指令译码控制可重组语音编码电路实现 多种语音编码算法，通过加密IP部件实现编码后的语音数据的加密，不仅具有较高的硬件 性能，还有较高的灵活性。附图说明此处所说明的附图用来提供对本专利技术的进一步解释，构成本专利技术的一部分。本发 明的示意性实施例及其说明仅用于解释本专利技术，但并不构成对本专利技术的不当限定。在附图中 图1示出本专利技术的语音编码加密芯片的一个实施例的结构图2示出本专利技术的语音编码加密芯片的另一个实施例的结构图3示出本专利技术的语音编码加密芯片的又一个实施例的结构图4示出根据本专利技术实施例的语音功能模块和存储器的结构图5示出本专利技术的数据通路部件PATH6的结构图6示出本专利技术的比较选择通路部件CMP SET的结构图7示出本专利技术的比较跳转部件CMP SET的结构图8示出本专利技术实施例的多功能运算部件四级结构示意图。图9a IDEA的加密流本文档来自技高网...

【技术保护点】
一种支持语音编码加密的芯片，其特征在于，包括：指令译码器、可重组语音编码电路和加密ＩＰ部件；所述可重组语音编码电路，用于接收语音数据，对语音数据进行编码，输出编码后的语音数据，其中，所述可重组语音编码电路包括可重组逻辑资源元素和网络编码单元，所述资源元素之间通过所述网络编码单元连接以控制所述资源元素之间的连接关系；所述加密ＩＰ部件，用于接收所述编码后的语音数据，对所述编码后的语音数据进行加密；所述指令译码器用于接收指令，对所述指令进行译码，控制所述可重组语音编码电路中可重组逻辑资源元素的连接关系和所述可重组语音编码电路操作以实现语音编／解码算法，控制所述加密ＩＰ部件对所述编码后的语音数据进行加密。

【技术特征摘要】
1.一种支持语音编码加密的芯片，其特征在于，包括指令译码器、可重组语音编码电 路和加密IP部件；所述可重组语音编码电路，用于接收语音数据，对语音数据进行编码，输出编码后的语 音数据，其中，所述可重组语音编码电路包括可重组逻辑资源元素和网络编码单元，所述资 源元素之间通过所述网络编码单元连接以控制所述资源元素之间的连接关系；所述加密IP部件，用于接收所述编码后的语音数据，对所述编码后的语音数据进行加密；所述指令译码器用于接收指令，对所述指令进行译码，控制所述可重组语音编码电路 中可重组逻辑资源元素的连接关系和所述可重组语音编码电路操作以实现语音编/解码 算法，控制所述加密IP部件对所述编码后的语音数据进行加密。2.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，所述加密IP部件是 可重组加密电路，能够被装载为支持不同加密算法的IP部件；所述指令译码器还用于对指令进行译码，控制所述可重组加密电路被装载为支持不同 加密算法的加密IP部件；其中，所述加密算法包括DES，3DES，IDEA, AES, Gifford，PES, FEAL, Geffe中的一个或 者多个。3.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，还包括存储器，用于存储算法配置文件和静态码本信息；所述算法配置文件根据语音算法记 录所述可重组语音编码电路中功能编码单元和网络编码单元的编码信息和/或根据加密 算法记录所述加密IP部件的编码信息；取指模块，用于从所述算法配置文件读取指令，将读取的指令发送给所述指令译码器。4.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，所述可重组语音编 码电路包括运算模块，包括可重组逻辑资源元素，用于在所述指令译码器的控制下实现所述语音 编/解码算法中的运算；寄存器堆，用于接收语音数据、接收所述可重组逻辑资源元素输出的数据，存储语音算 法执行过程中的中间变量；通路模块，用于所述可重组逻辑资源元素和所述寄存器堆输出的数据，将所述接收的 数据输出到所述可重组逻辑资源元素或输出。5.根据权利要求1所述的支持语音编码加密的芯片，其特征在于，所述可重组语音编 码电路能够实现MELP、CELP、SELP中的至少两种算法，所述可重组语音编码电路包括2个多 功能ALU部件、1个乘法部件、1个乘累加部件、1个除法部件/位处理部件、1个比较选通通 路、1个比较跳转部件、3...

【专利技术属性】
技术研发人员：刘大力，曹春春，
申请(专利权)人：北京多思科技发展有限公司，
类型：发明
国别省市：11[中国|北京]