一种实时时钟系统及应用该系统的主板、计算机技术方案

本实用新型专利技术提供一种实时时钟系统，该系统包含ＣＭＯＳ，以及分别与ＣＭＯＳ相连接的可接收标准时钟信号的电波接收装置以及备份ＣＭＯＳ数据的装置。该电波接收装置连接ＣＭＯＳ并在每次开机时校准ＣＭＯＳ的时钟。本实用新型专利技术还提供应用该实时时钟系统的主板和计算机。使用本实用新型专利技术克服了现有的ＲＴＣ模块由于掉电导致ＣＭＯＳ存储的数据丢失或者采用晶振导致时钟不准确的缺陷。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种实时时钟系统，尤其涉及一种用于计算机的实时时钟系统及应用该系统的主板和计算机。
技术介绍
现阶段所用的计算机系统都是通过基本输入输出系统(BIOS，Basic InputOutput System)引导进入外部存储设备中的操作系统进行工作。在计算机中，利用互补金属氧化物半导体(CMOS，Complementary MetalOxide Semiconductor)记录时间、日期等参数和设备初始化信息、用户设定信息等BIOS设置数 据。计算机中的实时时钟(RTC，Real Time Clock)模块为计算机提供系统时钟及CMOS数 据存储空间，其外部电路包括电源供电电路、复位电路、晶振电路，其内部包括时钟产生模 块、CMOS数据存储模块。当RTC模块电源掉电时，记录在CMOS数据存储模块的BIOS设置数据将丢失。这 些设置数据维系着整个计算机系统的基本设定，一旦丢失，系统将无法正常工作。使用者必 须在下一次计算机开机后自行进入BIOS的设定画面逐项设置，才能恢复计算机系统的用 户初始设定值。目前计算机主板的RTC模块普遍采用电池供电方式，其内部时间由晶振电路产 生。由于环境影响、操作不当等因素会导致CMOS掉电，致使RTC内部的时间信息、CMOS存 储的数据丢失，从而影响计算机的正常使用。在RTC模块中，CMOS时间由晶振产生，由于晶 振的物理特性，使之存在时间误差，并且误差会不断累加，这对于需要精确时间的情况而言 将无法满足。同时，在RTC模块中，因为是电池供电方式，当电池没电时使用者需拆开计算 机更换电池，很不方便。
技术实现思路
本技术为解决上述提到的问题，提供了一种实时时钟系统及应用该系统的主 板、计算机，其采用的技术方案如下所述。一种实时时钟系统，包括CMOS，还包括分别与CMOS相连接的电波接收装置以及备 份CMOS数据的装置。其中，所述的电波接收装置是可接收授时中心所发送的标准时钟信号并能将该时 钟信号解调传送到CMOS的装置。其中，所述备份CMOS数据的装置是非易失性快闪存储器。其中，所述的电波接收装置设置于计算机的主板上并通过总线与CMOS相连。其中，所述的备份CMOS数据的装置设置于计算机的主板上并通过总线与CMOS相 连。其中，所述的电波接收装置为一片单芯片集成电路。本技术的另一目的是提供应用该实时时钟系统的主板和计算机。本技术提供一种实时时钟系统，该系统包含CMOS，以及分别与CMOS相连接的 可接收标准时钟信号的电波接收装置和备份CMOS数据的装置。该电波接收装置连接CMOS 并在每次开机时校准CMOS的时钟。本技术还提供应用该实时时钟系统的主板和计算 机。使用本技术克服了现有的RTC模块由于掉电导致CMOS存储的数据丢失或者采用 晶振导致时钟不准确的缺陷。附图说明图1是本技术实施例中的实时时钟系统的示意图。图2是本技术实施例中备份CMOS 3内数据的工作流程图。主要符号含义1、电波接收装置2、Flash Rom3、CMOS 具体实施方式现依据附图并结合具体实施方式，对本技术做进一步的描述。实施例参见图1所示，本技术的一个较佳的实施例提供一种用于计算机的实时时钟 系统，该系统至少包括电波接收装置1以及Flash Rom 2 (闪存2)，所述的电波接收装置1 以及Flash Rom 2均设置于计算机的主板上，其中电波接收装置1是可接收授时中心所发 送的标准时间信号并能将该信号解调传送到CMOS 3的装置，优选的，该电波接收装置1以 一片单芯片的形式实现上述的功能。电波接收装置的工作原理是由标准时钟授时中心将标准时钟信号进行编码，利 用低频(比如20KHz-80KHz)载波方式将标准时钟信号以无线电长波发射出去。电波接收装 置1通过内置微型无线电天线接收该低频信号，解调后输出时钟信号。通过这样一个过程， 使得所有接收该标准时钟信号的装置都与标准时钟授时中心的标准时钟保持高度同步。Flash Rom 2是一块不依赖电力的非易失性存储器，它通过数据总线与CMOS 3相 连接，其功能是备份存储于CMOS 3内的数据。在Flash Rom 2中备份CMOS 3内数据的工 作流程参见图2所示，计算机开启后，BIOS程序执行自我检测1的动作，然后判断CMOS 3数 据是否错误，如果否，则转到开机自我检测2模块；如果是，则进一步判断错误状态位。根据 错误状态位的判断分别执行将保存在Flash Rom 2中的数据载入CMOS 3或载入BIOS预设 定值，然后执行开机自我检测2模块。开机自我检查2模块判断是否修改CMOS 3中数据， 如果否，则将当前CMOS 3的数据回存到Flash Rom 2中；如果是，则修改CMOS 3的设定值 并将修改后的值回存到Flash Rom 2中，最后继续执行开机程序。特别的，本实施例一改以往的CM0S3供电方式，将原先电池供电方式改为由主板 的电源模块直接供电。虽然这样会造成计算机主机板电源关闭后，因没有后备电源给CMOS 3供电而导致原存放在CMOS 3中的BIOS设定数据丢失及RTC内部时钟停止工作。但在第 二次开机时利用前述的Flash Rom 2所备份的CMOS 3数据，在第二次开机时将备份数据重 新载入到CMOS 3中，并通过电波接收装置1，在第二次开机时读取标准时钟授时中心发出 的标准时钟信号以校准。CMOS 3采用主板电源直接供电的方式，避免了长期电池供电需要更换电池的问题。本实施例中的实时时钟系统的工作流程是通过电波接收装置1将标准时钟授时 中心发出的标准时钟信号接收并通过其内部的芯片解调，然后再输出时钟信号，时钟信号 可通过数据总线传送到CMOS 3。计算机开机时，BIOS程序执行自我检测时可通过数据总线 将时钟信号读入并写入到CMOS 3中。同时在计算机操作系统环境中的用户应用程序同样 可以通过数据总线读取电波接收装置1的时钟信号，以保证计算机的时钟高度精确。以上所述，仅为本技术的较佳实施例而已，当不能以此限定本技术所实 施的范围。即凡依本技术权利要求书所作的均等变化与修饰，都应仍属于本技术 专利保护范围内。权利要求一种实时时钟系统，包括CMOS，其特征在于，还包括分别与CMOS相连接的电波接收装置以及备份CMOS数据的装置。2.如权利要求1所述的实时时钟系统，其特征在于，所述的电波接收装置是可接收授 时中心所发送的标准时钟信号并能将该时钟信号解调传送到CMOS的装置。3.如权利要求1所述的实时时钟系统，其特征在于，所述备份CMOS数据的装置是非易 失性快闪存储器。4.如权利要求1所述的实时时钟系统，其特征在于，所述的电波接收装置设置于计算 机的主板上并通过总线与CMOS相连。5.如权利要求1所述的实时时钟系统，其特征在于，所述的备份CMOS数据的装置设置 于计算机的主板上并通过总线与CMOS相连。6.如权利要求4所述的实时时钟系统，其特征在于，所述的电波接收装置为一片单芯 片集成电路。7.—种主板，其特征在于，所述主板包括权利要求1-6任一项所述的实时时钟系统。8.一种计算机，其特征在于，所述计算机包括权利要求7所述的主板。专利摘要本技术提供一种实时时钟系本文档来自技高网...

【技术保护点】
一种实时时钟系统，包括ＣＭＯＳ，其特征在于，还包括分别与ＣＭＯＳ相连接的电波接收装置以及备份ＣＭＯＳ数据的装置。

【技术特征摘要】

【专利技术属性】
技术研发人员：邹永平，
申请(专利权)人：上海研祥智能科技有限公司，
类型：实用新型
国别省市：31[中国|上海]