基于FPGA的以太网伺服接口电路制造技术

本实用新型专利技术公开了一种基于ＦＰＧＡ的以太网伺服接口电路，以及一种以太网主从控制系统，以减少通讯总线传输的延迟；其中该基于ＦＰＧＡ的以太网伺服接口电路包括：输入接口，接收发送到本站的报文；读取模块，从所述报文中读取控制本站的数据；处理模块，对所述控制本站的数据进行处理，得到处理结果；插入模块，将所述处理结果插入到所述读取之后的报文中，产生本站报文；输出接口，发送所述本站报文；本实用新型专利技术通过硬件实现数据传输，与协议堆栈软件的实时运行系统和处理器性能无关；可以使状态数据与任何数据进行并行传输，减小了输出编址的延迟。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种基于ＦＰＧＡ的以太网伺服接口电路，其特征在于，包括：　输入接口，接收发送到本站的报文；　读取模块，与所述输入接口相连，从所述报文中读取控制本站的数据；　处理模块，与所述读取模块相连，对所述控制本站的数据进行处理，得到处 理结果；　插入模块，与所述读取模块及处理模块相连，将所述处理结果插入到所述读取之后的报文中，产生本站报文；　输出接口，与所述插入模块相连，发送所述本站报文。

【技术特征摘要】

【专利技术属性】
技术研发人员：项久鹏，高军，
申请(专利权)人：北京超同步科技有限公司，
类型：实用新型
国别省市：11[]