储存装置与其资料处理方法制造方法及图纸

一种储存装置与其资料处理方法，其中储存装置连接于主机系统，且储存装置包含：快闪记忆体和控制器。快闪记忆体包含多个记忆区块。控制器耦接快闪记忆体，写入测试数据至快闪记忆体，再读取快闪记忆体中的测试数据与原始的测试数据进行比对，以产生对应快闪记忆体的错误位元信息，依据错误位元信息，从记忆区块中选择并标记为快速读取区块，再写入特定档案至快速读取区块。本发明专利技术的有益效果是：在快闪记忆体中选择错误位元相对少，可靠性能高的记忆区块作为快取区块，供储存需要快读存取的特定档案。如此，可大大加快档案的读取速度。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种快闪记忆体储存装 置与其资料处理方法。
技术介绍
NAND型快闪记忆体因具有读写速度快、省电、可靠度高等优点，广泛被应用在消费 型电子产品作为储存媒体使用。随着快闪记忆体制程技术的演进，快闪记忆体由单值单元记忆体(Single-Level Cell, SLC)发展到多值单元记忆体(Multi-Level Cell，MLC)，由于储存密度变高，使得MLC 型快闪记忆体可比SLC型快闪记忆体储存更多的数据量。因为MLC型快闪记忆体每个记忆 单元系可储存多个位数据，因此MLC型快闪记忆体每个记忆体单元需提供相对应数量的判 断电位，以表示各位的数据内容。图1是MLC型快闪记忆体的电位状态图。MLC型快闪记 忆体用三个参考电压(Reference voltage)来判断记忆单元中四个等级的电位所表示的数 据内容，即图中的“U”、“A”、“B”和“C”四个状态。因为这样的架构，使得在烧录或读取MLC 型快闪记忆体时，需执行较多的动作去判断与确认记忆体单元的电位。所以在烧录或读取 MLC型快闪记忆体所需的时间较长。MLC型的快闪记忆体中，为准确判断记忆单元电位需进行逻辑运算，使得快闪记忆 体的记忆页读取速度有所不同，所需逻辑运算较少的记忆页的读取速度较快。实际上逻辑 运算多寡对快闪记忆体各记忆页之读取速度影响不是很显著，所以该烧录方法，虽能稍微 加快相关数据的读取速度，但整体上对提高快闪记忆体的读取效率帮助不大。
技术实现思路
针对现有技术的不足，本专利技术解决的技术问题是提供一种储存装置与其资料处理 方法，使得储存装置存取速度加快。为解决上述技术问题，本专利技术的技术方案是这样实现的本专利技术提出一种储存装置，所述储存装置包括快闪记忆体和控制器。快闪记忆体 包含多个记忆区块，供储存数据。控制器耦接快闪记忆体，写入测试数据至快闪记忆体，再 读取快闪记忆体中的测试数据与原始的测试数据进行比对，以产生对应快闪记忆体的错误 位元信息，依据错误位元信息，从记忆区块中选择并标记为快速读取区块，再写入特定档案 至快速读取区块。本专利技术亦提出一种资料处理方法，用于储存装置，其中储存装置包含多个记忆区 块，所述资料处理方法包括写入测试数据至各记忆区块，读取记忆区块的测试数据而与原 始的测试数据进行比对，产生对应记忆区块的错误位元信息。依据错误位元信息，从记忆区 块中选择并标记为快速读取区块，写入特定档案至快速读取区块。本专利技术的有益效果如下在快闪记忆体中选择错误位元相对少，可靠性能高的记 忆区块作为快取区块，供储存需要快读存取的特定档案，如此，可大大加快档案的读取速度。附图说明图1是MLC型快闪记忆体的电位状态图；图2是本专利技术最佳实施方式储存装置系统架构图；图3是本专利技术储存装置初始化流程图；图4是本专利技术写入动作流程图；图5是本专利技术记录热门读取地址的读取流程图；图6是本专利技术特定档案搬移作业流程图。具体实施例方式图2是本专利技术最佳实施方式储存装置系统架构图，储存装置220包括储存装置接 口 230、控制器240、缓存单元250、快闪记忆体260。储存装置接口 230与主机系统200的 系统接口 210相连，从而可以使储存装置220与主机系统200进行数据交换。控制器240 用于执行主机系统200的控制指令，控制器240中还包含缓存单元250，可由挥发性记忆体 构成，用于储存读取数据的逻辑地址。快闪记忆体260与控制器240相连，用于储存数据。在快闪记忆体260初始化时，可透过控制器240将测试数据写入快闪记忆体260 中，然后再读取快闪记忆体260中的测试数据与原始的测试数据进行比对。通过测试数据 写入与读取比对可找出快闪记忆体260中的错误位元。在数据比对时，控制器240记录与 统计快闪记忆体260中错误位元的相关信息。这些信息包括各记忆区块的错误位元数、各 记忆区块的平均错误位元数(记忆区块中的错误位元数/记忆页数)、各记忆区块中无错误 位元的记忆页数。用户可以设置一个预设值(或者，也可由储存装置220本身所内建)，来 决定哪些记忆区块可以作为快速读取区块。选择错误位元数小于预设值的记忆区块、或平 均错误位元数小于预设值的记忆区块、或包含无错误位元的记忆页数高于预设值的记忆区 块，将这些记忆区块标记为快速读取区块，供特定档案(需要快速存取的档案)存取。控制器240在完成快闪记忆体260储存空间的扫描与标记后，可将快速读取区块 的标记信息储存至快闪记忆体260中，作为控制器240存取快速读取区块的索引，即构成快 速读取区块清单。图3是本专利技术储存装置初始化流程图。首先控制器240连接快闪记忆体260(步 骤S301)，然后控制器240将测试数据写入快闪记忆体260中(步骤S303)。接着控制器 240读回写入快闪记忆体260中的测试数据(步骤S305)，并比对快闪记忆体中的测试数据 与原始数据(步骤S307)，得出快闪记忆体260中各记忆区块的错误位元的分布情况。控 制器240记录快闪记忆体260中各记忆区块中的错误位元分布情况(步骤S309)。然后控 制器240根据上述错误位元的分布情况产生快速读取区块清单(步骤S311)。最后控制器 240将所述快速读取区块清单存至快闪记忆体260中(步骤S313)，作为控制器240存取快 速读取区块的索引。本专利技术提供两种档案配置方法，解决如何将要求读取速度的数据(亦即特定档 案)存放至快速读取区块。第一种方法由主机系统200通知控制器240该笔数据的特性，控制器240根据该笔数据的特性将该笔数据储存至指定的储存空间内。而主机系统200可根据使用者所传达 的指令(可由使用者设定)或相关应用程序的数据格式，在储存需要快速读取的数据时，数 据的写入指令中加入该笔数据为特定档案的通知，让控制器240将该笔数据储存至快速读 取区块中。第二种方法通过追踪、记录相关读取地址的读取次数，将频繁读取的数据储存至 快速读取区块中。当主机系统200传送数据储存要求至控制器时，控制器240除了处理主机 系统200所要求的读取数据外，同时还记录该读取数据的逻辑地址于控制器240的缓存单 元250中。透过记录每次读取数据的逻辑地址，即可统计出各逻辑地址的读取次数。统计的 方法可以是记录每个逻辑地址的读取次数，或是仅记录读取次数较多的几个逻辑地址。根 据这些统计数据，生成热门地址清单。在储存装置关机或断电前，将缓存单元中的统计数据 写回快闪记忆体260中，于下次启动时再将其加载到控制器240的缓存单元250中供使用。图4是本专利技术写入动作流程图。首先，启动储存装置(步骤S401)，控制器240载入 快速读取区块清单(步骤S403)，即从快闪记忆体260中读取快速读取区块清单，并暂存至 缓存单元250中，然后待机(步骤S405)，等待接收主机系统200传送相关存取指令。当接 收到主机系统200传来的指令(步骤S407)时，判断该指令是否为写入指令(步骤S409)。 若该指令不是写入指令，则执行该指令的相关动作(步骤S411)。若该指令为写入指令，便 进一步判断该写入指令是否指示该笔写入数据是一特定档案(步骤S413)，即要求快速读 取的档案。若无相关指示，则执行一般写入程序(步骤S415)。若写入指令指示本文档来自技高网...

【技术保护点】
一种储存装置，连接于主机系统，其特征在于，所述储存装置包含：快闪记忆体，包含多个记忆区块；及控制器，耦接所述快闪记忆体，写入测试数据至所述快闪记忆体，再读取所述快闪记忆体中的测试数据与原始的所述测试数据进行比对，以产生对应所述快闪记忆体的错误位元信息，依据所述错误位元信息，从所述记忆区块中选择并标记为快速读取区块，再写入特定档案至所述快速读取区块。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈明达，林传生，谢祥安，方子维，
申请(专利权)人：威刚科技苏州有限公司，
类型：发明
国别省市：32