【技术实现步骤摘要】
本申请涉及高速通讯，特别是涉及一种高速通讯链路校正方法、系统及终端。
技术介绍
1、为保证高速数字通信，时钟训练是确保发送端和接收端时钟同步的必要过程。液晶显示行业中，对时序控制芯片(timing controller board，tcon芯片)与源极驱动芯片(source driver，sd芯片)的高速通讯链路进行时钟训练过程包括：时序控制芯片定期向源极驱动芯片发送带有时钟信号和约定数据的训练序列，若源极驱动芯片每次都能接收到该训练序列，则成功锁定信号，并拉高lock信号，通知时序控制芯片可正常进行高速数字通信；若源极驱动芯片多次未接收到该训练序列，误码率超过预设的阈值，则拉低lock信号，通知时序控制芯片重新发送训练序列进行时钟训练。
2、随着液晶显示行业的不断发展，显示器中的显示面板面积变得越来越大，pcb面板走线也越来越长，高速信号传输时的信号衰减则越来越大，从而严重影响显示面板的显示质量，如花屏、闪烁、黑屏等显示异常。因此，如何控制高速通讯链路中高速信号衰减保证高速信号稳定传输成为显示技术设计中的技术难点。现有高速...
【技术保护点】
1.一种高速通讯链路校正方法，其特征在于，包括：
2.根据权利要求1所述的高速通讯链路校正方法，其特征在于，所述高速通讯链路的信号完整性设置参数包括：所述时序控制芯片对应发送端的信号摆幅参数、预加重参数以及对应源极驱动芯片的均衡参数。
3.根据权利要求2所述的高速通讯链路校正方法，其特征在于，对所述目标高速通讯链路进行校正操作的方式包括：
4.根据权利要求2所述的高速通讯链路校正方法，其特征在于，初始化各高速通讯链路的信号完整性设置参数的方式包括：
5.根据权利要求4所述的高速通讯链路校正方法，其特征在于，对所述目标高速...
【技术特征摘要】
1.一种高速通讯链路校正方法，其特征在于，包括：
2.根据权利要求1所述的高速通讯链路校正方法，其特征在于，所述高速通讯链路的信号完整性设置参数包括：所述时序控制芯片对应发送端的信号摆幅参数、预加重参数以及对应源极驱动芯片的均衡参数。
3.根据权利要求2所述的高速通讯链路校正方法，其特征在于，对所述目标高速通讯链路进行校正操作的方式包括：
4.根据权利要求2所述的高速通讯链路校正方法，其特征在于，初始化各高速通讯链路的信号完整性设置参数的方式包括：
5.根据权利要求4所述的高速通讯链路校正方法，其特征在于...
【专利技术属性】
技术研发人员：林海敏，
申请(专利权)人：芯迈半导体技术杭州股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。