一种集成LFER和HEMT的梳状p-GaN栅半导体器件制造技术

本发明专利技术公开一种集成LFER和HEMT的梳状p‑GaN栅半导体器件，涉及半导体技术，针对现有技术中导通电阻和高耐压矛盾的问题提出本方案。本发明专利技术中一种集成LFER和HEMT的梳状p‑GaN栅半导体器件，包括集成在衬底一侧的LFER和集成在衬底另一侧的HEMT；LFER和HEMT之间通过隔离沟槽进行物理分割；HEMT在对应的AlGaN势垒层上设有梳状的第一p‑GaN层，在第一p‑GaN层上设有形状适配的第一栅极；LFER在对应的AlGaN势垒层上设有梳状的第二p‑GaN层，在第二p‑GaN层的梳齿上分别设有对应的第二栅极。优点在于，通过梳状的第二p‑GaN层优化LFER的导通功耗与耐压之间的矛盾关系，在增大击穿电压的同时，保持低导通电阻。同时本发明专利技术的制造工艺与传统p‑GaN栅高电子迁移率晶体管工艺兼容，可以实现与传统p‑GaN栅HEMT器件的单片集成。

【技术实现步骤摘要】

本专利技术涉及半导体技术，尤其涉及一种集成lfer和hemt的梳状p-gan栅半导体器件。

技术介绍

1、gan材料作为第三代半导体，具有宽禁带、高击穿场强、高电子迁移率等特点，相比传统si材料更适合制作高频、高功率器件。由于algan/gan异质结的极化效应，传统hemt器件呈现常开型特性，而电力电子应用需要常关型器件因此需要特殊工艺实现。目前最为成熟的是p-gan栅工艺，该技术目前已经实现了商业化，但仍存在着p-gan层与栅金属界面势垒不足导致栅极泄漏电流较大的问题。

2、在mosfet等晶体管中，其器件结构本身形成的pn结会构成体二极管。该体二极管在晶体管关断时能提供反向电流的通路，即可防止电压尖峰和器件损坏，又能在半桥等拓扑结构中实现续流功能。然而gan hemt器件结构中并不存在体二极管，因此需要外部并联二极管来提供反向电流路径，但该方案存在以下缺点：(1)外接sic或gan sbd的导通电压通常在0.7～1.5v，会产生较大的导通损耗。(2)外接方案会引入额外的寄生参数，键合线或pcb走线带来的寄生电感会在高频开关时产生电压过冲和电本文档来自技高网...

【技术保护点】

1.一种集成LFER和HEMT的梳状p-GaN栅半导体器件，包括集成在衬底(101)一侧的LFER和集成在衬底(101)另一侧的HEMT；所述LFER和HEMT之间通过隔离沟槽进行物理分割；

2.根据权利要求1所述一种集成LFER和HEMT的梳状p-GaN栅半导体器件，其特征在于，所述第二p-GaN层(211)的梳齿宽度d1、梳齿间距d2与占空比η的关系为：其中n为梳齿数量。

3.根据权利要求1所述一种集成LFER和HEMT的梳状p-GaN栅半导体器件，其特征在于，所述第二p-GaN层(211)的长度L为1μm至100μm；宽度W为5μm至1000μm。

<...

【技术特征摘要】

1.一种集成lfer和hemt的梳状p-gan栅半导体器件，包括集成在衬底(101)一侧的lfer和集成在衬底(101)另一侧的hemt；所述lfer和hemt之间通过隔离沟槽进行物理分割；

2.根据权利要求1所述一种集成lfer和hemt的梳状p-gan栅半导体器件，其特征在于，所述第二p-gan层(211)的梳齿宽度d1、梳齿间距d2与占空比η的关系为：其中n为梳齿数量。

3.根据权利要求1所述一种集成lfer和hemt的梳状p-gan栅半导体器件，其特征在于，所述第二p-gan层(211)的长度l为1μm至100μm；宽度w为5μm至1000μm。

4.根据权利要求1所述一种集成lfer和hemt的梳状p-gan栅半导体器件，其特征在于，具体结构包括依次层叠设置的algan势垒层(104)、gan沟道层(103)、gan缓冲层(102)和衬底(101)；algan势垒层(104)和gan沟道层(103)中部设置所述隔离沟槽；所述algan势垒层(104)在隔离沟槽的一侧上方设有互相隔离的第一源极(202)、第一p-gan层(201)和第一漏极(203)，在隔离沟槽的另一侧上方设有...

【专利技术属性】
技术研发人员：蒋华杏，黄昕昕，杨文，陈志坚，李斌，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：