【技术实现步骤摘要】
本申请属于半导体设计自动化，尤其涉及一种数字电路工程修正方法及相关设备。
技术介绍
1、随着半导体技术的飞速发展，数字电路（比如数字集成电路）的规模和复杂度在不断增加，这使得在半导体设计自动化（electronic design automation，eda）领域，布线已成为一个至关重要的环节。尤其是在finfet工艺下，数字电路设计中的布线复杂度显著提高。目前，在数字电路设计后期常常会出现时序违规等异常，若重新进行完整的布局布线流程，不仅会耗费大量的时间和资源，还可能引入新的异常问题。因此，如何提高对数字电路工程的修正效率，成为亟待解决的技术问题。
技术实现思路
1、本申请的实施例提供了一种数字电路工程修正方法、装置、计算机程序产品、计算机可读存储介质及电子设备，进而可以在一定程度上提高对数字电路工程的修正效率。
2、本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
3、根据本申请实施例的第一方面，提供了一种数字电路工程修正方法...
【技术保护点】
1.一种数字电路工程修正方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述基于所述数字电路中每一个时序路径的实际电路阻容寄生参数进行静态时序分析，得到所述每一个时序路径的全局时序信息，包括：
3.根据权利要求2所述的方法，其特征在于，所述基于各个时序路径的全局时序信息，从所述数字电路中筛选出包含异常逻辑单元的异常时序路径，包括：
4.根据权利要求3所述的方法，其特征在于，所述对包含异常逻辑单元的异常时序路径进行逻辑单元变更，包括：
5.根据权利要求4所述的方法，其特征在于，若所述目标变更类型...
【技术特征摘要】
1.一种数字电路工程修正方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述基于所述数字电路中每一个时序路径的实际电路阻容寄生参数进行静态时序分析，得到所述每一个时序路径的全局时序信息，包括：
3.根据权利要求2所述的方法，其特征在于，所述基于各个时序路径的全局时序信息，从所述数字电路中筛选出包含异常逻辑单元的异常时序路径，包括：
4.根据权利要求3所述的方法，其特征在于，所述对包含异常逻辑单元的异常时序路径进行逻辑单元变更，包括：
5.根据权利要求4所述的方法，其特征在于，若所述目标变更类型为增加逻辑单元，则所述待放置逻辑单元为第一功能单元，所述对所述目标异常时序路径进行逻辑单元变更，包括：
6.根据权利要求5所述的方法，其特征在于，所述将所述第一功能单元放置于所述目标异常时序路径上靠近所述目标异常逻辑单元的目标站点区域，包括：
7.根据权利要求6所述的方法，其特征在于，所述将所述第一功能单元放置于所述目标站点区域，包括：
8.根据权利要求6所述的方法，其特征在于，所述方法还包括：
9.根据权利要求5所述的方法，其特征在于，若所述目标变更类型为更换逻辑单元，则所述待放置逻辑单元为与所述目标异常逻辑单元尺寸适配的第二功能单元，所述对所述目标异常时序路径进行逻辑...
【专利技术属性】
技术研发人员：刘丹，刘兴茂，
申请(专利权)人：江苏汤谷智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。