【技术实现步骤摘要】
本专利技术涉及半导体领域，尤其是涉及一种具有特殊形状的深沟槽电容的半导体结构。
技术介绍
1、随着半导体领域的技术发展，各种电子元件的尺寸也愈来愈小，如何在有限的单位空间内容纳更多的电子元件，属于本领域的持续发展方向与目标。电容结构具有存储电荷的功能，因此经常被用于制作如存储器等各种半导体电子装置的主要元件之一。
2、现有的平面电容结构包含三层结构，分别为一绝缘层夹于两金属层之间。然而随着技术发展，对于电容的存储电荷量要求也逐渐增大。若要制作能存储更多电荷的电容，则相应也需要增大电容的面积，也就是说增加上述金属层与绝缘层的面积，但如此一来也同时会导致电容占据半导体元件较大面积，不利于产品的微小化。
技术实现思路
1、本专利技术提供一种包含有深沟槽电容的半导体结构，包含一基底，基底中包含有一瓶状沟槽，其中从剖面图来看，瓶状沟槽具有一上半部分以及一下半部分，上半部分与下半部分之间的交界处为一瓶颈线，其中瓶颈线为瓶状沟槽中具有最小宽度的部分，一第一介电层填入瓶状沟槽中，以及一气孔，位...
【技术保护点】
1.一种包含有深沟槽电容的半导体结构，包含:
2.如权利要求1所述的包含有深沟槽电容的半导体结构，其中还包含有底电极层、绝缘层以及顶电极层依序堆叠于该瓶状沟槽中，且该底电极层、该绝缘层以及该顶电极层位于该基底与该第一介电层之间。
3.如权利要求2所述的包含有深沟槽电容的半导体结构，其中还包含有衬垫层，位于该瓶状沟槽内，并且位于该基底与该底电极层之间。
4.如权利要求2所述的包含有深沟槽电容的半导体结构，其中还包含有至少两接触结构，其中一接触结构电连接该底电极层，另一接触结构电连接该顶电极层。
5.如权利要求1所述的包含有...
【技术特征摘要】
1.一种包含有深沟槽电容的半导体结构，包含:
2.如权利要求1所述的包含有深沟槽电容的半导体结构，其中还包含有底电极层、绝缘层以及顶电极层依序堆叠于该瓶状沟槽中，且该底电极层、该绝缘层以及该顶电极层位于该基底与该第一介电层之间。
3.如权利要求2所述的包含有深沟槽电容的半导体结构，其中还包含有衬垫层，位于该瓶状沟槽内，并且位于该基底与该底电极层之间。
4.如权利要求2所述的包含有深沟槽电容的半导体结构，其中还包含有至少两接触结构，其中一接触结构电连接该底电极层，另一接触结构电连接该顶电极层。
5.如权利要求1所述的包含有深沟槽电容的半导体结构，其中该瓶状沟槽具有顶面以及底面，其中从剖面图来看，该顶面至该瓶颈线在垂直方向上的长度定义为h1，该底面至该瓶颈线在垂直方向上的长度定义为h2，其中h1/h2<0.15。
6.如权利要求5所述的包含有深沟槽电容的半导体结构，其中从剖面图来看，该顶面与该瓶状沟槽的侧壁的交界点定义为a点，该瓶颈线与该瓶状沟槽的侧壁的交界点定义为b点，该底面与该瓶状沟槽的侧壁的交界点定义为c点，其中该a点与该b点的连线为第一斜线，该b点与该c点之间的连线为第二斜线。
7.如权利要求6所述的包含有深沟槽电容的半导体结构，其中该第一斜线与该第二斜线的斜率不同，且该第一斜线与该第二斜线并非垂直线。
8.如权利要求5所述的包含有深沟槽电容的半导体结构，其中从剖面图来看，该瓶状沟槽的该顶面的宽度定义为w1，该瓶状沟槽的该瓶颈线的宽度定义为w2，该瓶状沟槽的该底面的宽度定义为w3，其中w2<w1，w2<w3，且w2介于0.1微米～1微米，w1以及w3介于0.2微米至3微米。
9.如权利要求1所述的包含有深沟槽电容的半导体结构，其中该基底为中介层，且该基底位于芯片以及电路板之间。
10.如权利要求9所述的包含有深沟槽电容的半导体结构，其中还包含有硅穿孔，位于该基底中，且该硅穿孔电连接该芯片以及该电路板。
11.一种包含有深沟槽电容...
【专利技术属性】
技术研发人员：李一凡，黄南元，侯冠志，王裕夫，萧雅茵，苏柏青，陈俤彬，吴志强，王尧展，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。