用于测试页解码器的方法和设备技术

本发明专利技术提供一种用于测试存储器中的页解码器的正确操作的方法（３００）和设备。在一个实施方案中，所述方法包括：擦除所述存储器（３０２）以复位与所述存储器中的Ｎ个页中的每一者相关联的所有存储器单元；以及反复地产生具有Ｍ个位的唯一位序列（３０４），且在给定时间将所述唯一位序列编程到多个所述Ｎ个页（３０６）中，直到所述Ｎ个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止（３０８）。响应于所述Ｎ个页中的每一者具有唯一位序列，所述方法进一步包括使用所述页解码器来读出与所述Ｎ个页相关联的每一唯一位序列以检验所述页解码器的正确操作（３１０）。

【技术实现步骤摘要】
【国外来华专利技术】
本文献中所揭示的实施例大体上涉及数字电路，且更明确地说，涉及地址解码器。 ，h"快闪存储器是可电擦除和再编程的非易失性计算机存储器。图1说明常规的快闪存 储器100，其经组织为多个页(例如，页1到N)。每一页(1到N)通常含有若干字， 且每一字含有预定数目的位(例如，16个位)。可用指针(或程序计数器)借助于地址 解码器来存取给定页的每一字。如图1所示，地址解码器由页解码器102和字解码器104 组成。明确地说，在对快闪存储器IOO进行读取期间，页解码器102对程序计数器的最 高有效位进行解码以确定将选择哪个页，且字解码器104对程序计数器的最低有效位进 行解码以确定将读取(选定页内的)哪个字。每一字具有位线群组(大小与字大小相同)， 其在对应字被选定时升高。字解码器104选择用以将数据多路复用到指令总线(未图示) 上的正确位线。为了对快闪存储器IOO进行写入，向页锁存器106加载数据。程序计数 器的最低有效位通常用于以与在字解码器中类似的方式将数据加载到页锁存器106的正 确部分(或可使用同一字解码器)。每一页锁存器连接到对应的位线。在读取期间，来自 页锁存器106的输出通常为三态的，以避免驱动器争用。测试快闪存储器的正确操作通常需要测试字解码器和页解码器两者的功能性。测试 字解码器的功能性通常不成问题，因为其通常足以编程(即，将值写入到)仅一个页且 接着读回编程到所述页的值。然而，测试页解码器的功能性通常需要编程快闪存储器内 的所有页。也就是说，将唯一签名写入到快闪存储器的每一页中，随后从快闪存储器的 每一页读取所述唯一签名。这确保页解码器指向快闪存储器内的正确位置。但是，对快 闪存储器的每一页进行编程是非常耗时的过程，且测试时间是生产流中的重要因素。另 一种用于测试页解码器的功能性的方法是在页解码器的输出处插入观测点(例如，扫描 链)。如果页解码器正确地工作，那么一次只有一个线(用以存取页)是活动的。然而， 此方法并不确保输出线与页之间的连接没有任何错误。在附图和以下描述中陈述一个或一个以上实施方案实施例的细节。从所述描述和图 式中以及从权利要求书中将明白其它特征和优点。 附图说明图l是常规快闪存储器的框图2是根据一些实施例的快闪存储器的框图3是根据一些实施例的用于测试快闪存储器的页解码器的功能性的方法； 图4是根据一些实施例的页解码器的示意图；以及 图5是根据一些实施例的包括页解码器的存储器的框图。 具体实施例方式本专利技术的实施例大体上涉及数字电路，且更明确地说，涉及地址解码器。呈现以下 对各种实施例的描述以使得所属领域的技术人员能够制作和使用本专利技术，且在专利申请 案及其要求的背景下提供所述描述。不希望本专利技术限于所展示的实施例，而是将赋予其 与本文中所描述和主张的原理和特征一致的最广范围。各种图式中的相同参考符号指示 相同元件。图2说明根据一个实施方案的快闪存储器200。在一个实施方案中，快闪存储器200 被组织成多个页(例如，页1到N)，且包括地址解码器(包含页解码器202和字解码器 204)以用于存取快闪存储器200内的给定页的每一字。在一个实施方案中，在对快闪存 储器200进行读取期间，页解码器202对程序计数器(未图示)的最高有效位进行解码 以确定选择哪个页，且字解码器204对程序计数器的最低有效位进行解码以确定将读取 (选定页内的)哪个字。在一个实施方案中，为了对快闪存储器200进行写入，向页锁 存器206加载待写入到快闪存储器200内的对应位位置(或存储器单元)的数据(或位 序列) 一一即，每一页锁存器连接到对应的位线。程序计数器的最低有效位可用以将数 据加载到页锁存器206的正确部分。在一个实施方案中，通过将存储器单元的逻辑电平 设置为0来对快闪存储器200的每一存储器单元进行写入。因此，在此实施方案中，擦 除存储器单元需要将存储器单元的逻辑电平设置为1。在一个实施方案中，在编程操作 期间，同时对整个页进行写入，且与所述页相关联的存储器单元的所得逻辑值取决于先 前在页锁存器206中加载的内容。也就是说，页锁存器中的逻辑1将使快闪存储器的对 应存储器单元的内容(或逻辑电平)不变，而页锁存器中的逻辑0将对快闪存储器中的 对应存储器单元进行写入(存储器单元的逻辑电平被设置为O)。，测试快闪存储器的正确操作通常需要测试字解码器和页解码器两者的功能性。测试字解码器的功能性通常不成问题，因为通常对仅一个页进行编程且接着将所编程的值 读回到所述页中即足矣。然而，在一些实施例中，测试页解码器的功能性通常需要用唯 一签名对(快闪存储器内的)所有页进行编程，随后从快闪存储器的每一页读取所述唯 一签名。与需要N个操作以对快闪存储器的N个页进行编程的常规页解码器不同，页解 码器202可操作以在给定时间对多个页进行编程以减少用唯一签名对快闪存储器的所有 页进行编程所需要的时间量。减少对快闪存储器的页进行编程所需要的时间量减少了测 试快闪存储器的功能性所需要的总时间和成本。在一个实施方案中，对快闪存储器的N 个页中的每一者进行编程(用唯一签名)所需要的操作数目被减少到log2N,如下文更详 细地描述。图3说明根据一个实施方案的用于测试快闪存储器的页解码器(例如，页解码器202) 的功能性的方法300。擦除快闪存储器(例如，快闪存储器200)(步骤302)。在一个实 施方案中，擦除快闪存储器包含将(快闪存储器的)每一存储器单元的逻辑电平设置为 1。在快闪存储器被擦除之后，(例如，通过逻辑)产生待加载到快闪存储器中的唯一位 序列(或签名)(步骤304)。在一个实施方案中，唯一位序列中的位的数目等于快闪存 储器的给定页中的位的数目。举例来说，如果页含有32个位，那么唯一位序列含有32 个位。具有此长度的位序列准许同时对整个页进行编程。 一次将唯一位序列编程到快闪 存储器的多个页中(步骤306)。在一个实施方案中，用唯一位序列对N/2个页进行编程， 其中N为快闪存储器内的页的总数目。确定(例如，通过逻辑)快闪存储器的每一页相对于所述快闪存储器中的其它页是 否含有唯一位序列(或唯一签名)(步骤308)。如果快闪存储器的每一页尚未被编程为 具有唯一签名，那么方法300返回到步骤304，以产生待加载到快闪存储器中的另一唯 一位序列。在一个实施方案中，在每一反复期间，对快闪存储器的N/2个页进行编程。 因此，在此实施方案中，仅需要log2N次反复(或操作)来用唯一签名对快闪存储器的 每一页进行编程。如果在步骤306处确定已用唯一签名对快闪存储器的每一页进行编程， 那么从快闪存储器的对应页读取每一唯一签名(步骤310)。现在将提供实例。以下表1展示在快闪存储器己被擦除之后(即，每一存储器单元 具有逻辑电平1)快闪存储器的内容。在所述实例中，快闪存储器仅具有8个页，且每 一页含有5个位。页l11111页222222页3333336页444444页5页666666页777777页888888表1以下表2展示在第一多个页(例如，N/2个页)已用唯一签名被编程之后快闪存储器的内容。被编程到快闪存储器中的唯一签名为，且此签名在被写入到快闪存储器中之前首先被加载到页锁存器中。"H"意味着对应于页1到4的页线被设置为本文档来自技高网...

【技术保护点】
一种用于测试包含Ｎ个页的存储器中的页解码器的正确操作的方法，所述Ｎ个页中的每一者具有Ｍ个存储器单元，所述方法包含：　擦除所述存储器以复位与所述存储器中的所述Ｎ个页中的每一者相关联的所有存储器单元；　反复地产生具有Ｍ个位的唯一位序 列，且在给定时间将所述唯一位序列编程到多个所述Ｎ个页中，直到所述Ｎ个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止；以及　响应于所述Ｎ个页中的每一者具有唯一位序列，使用所述页解码器来读出与所述Ｎ个页相关联的每一唯一位序列以检 验所述页解码器的正确操作。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：奇罗科尔切利，
申请(专利权)人：爱特梅尔公司，
类型：发明
国别省市：US[美国]