本发明专利技术提供一种维特比解码装置，其中包含一主要解码器、一重新编码模块、一调整模块、一次要解码器以及一次要结果产生模块。该主要解码器对一组输入数据施以维特比解码程序，以产生一组主要解码结果。该重新编码模块对该组主要解码结果施以回旋编码程序，产生一组重新编码结果。该调整模块根据该组重新编码结果调整该组输入数据，使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径。该次要解码器根据该组调整后输入数据产生多个符码。该次要结果产生模块根据该多个符码与该组主要解码结果产生一组次要解码结果。
【技术实现步骤摘要】
本专利技术与维特比解码(Viterbidecoding)技术相关，并且尤其与能提供至少两种解码结果的维特比解码技术相关。
技术介绍
目前被应用于多种通讯系统与信号广播系统中的前向纠错级联码(concatenatederrorcorrectioncode)是借由结合两种以上的编码技术来提升编码结果的表现。在这类系统中的接收端必须先进行内码(innercode)解码程序，再继续对内码解码结果施以外码(outercode)解码程序。以数字视频地面广播(digitalvideobroadcasting-terrestrial,DVB-T)系统为例，其接收端首先以维特比解码器将经过回旋编码的数据串解码，再将此解码结果送入里德所罗门(Reed–Solomon)解码器。如本专利技术所属
技术人员所知，典型的维特比解码器是自许多个可能的解码结果中选出最佳解提供给里德所罗门解码器。然而，维特比解码器找出的最佳解未必是正确的(亦即传送端实际送出的)数据。在这样的情况下，里德所罗门解码器通常会因封包内的错误过多而判定无法将此封包解出。为解决上述问题，目前有一种做法是令维特比解码器提供不只一个解码结果(例如同时提供一最佳解与一次佳解)给里德所罗门解码器。若里德所罗门解码器无法将最佳封包解出，可继续尝试将次佳封包解码，以提升成功解码的几率。
技术实现思路
本专利技术提出一种维特比解码装置及维特比解码方法，其中采用了不同于先前技术的次佳解产生方案。根据本专利技术的一个方面为一种维特比解码装置，其中包含一主要解码器、一重新编码模块、一调整模块、一次要解码器与一次要结果产生模块。该主要解码器是用以对一组输入数据施以一维特比解码程序，以产生一组主要解码结果。该重新编码模块是用以对该组主要解码结果施以一回旋编码程序，以产生一组重新编码结果。该调整模块是用以根据该组重新编码结果调整该组输入数据，使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径。该次要解码器是用以根据该组调整后输入数据产生多个符码。该次要结果产生模块是用以根据该多个符码与该组主要解码结果产生一组次要解码结果。根据本专利技术的另一具体实施例为一种维特比解码方法。首先，一组输入数据被施以一维特比解码程序，以产生一组主要解码结果。该组主要解码结果被施以一回旋编码程序，以产生一组重新编码结果。随后，根据该组重新编码结果，该组输入数据被调整，使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径。根据该组调整后输入数据，多个符码被决定。根据该多个符码与该组主要解码结果，一组次要解码结果被产生。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1为根据本专利技术的一实施例中的维特比解码装置的功能方块图。图2进一步呈现根据本专利技术的维特比解码装置中调整模块与次要结果产生模块的一种详细实施范例。图3呈现根据本专利技术的次要维特比解码器的一种局部实施范例。图4A与图4B呈现一格状图及其相对应的解码结果范例。图5为根据本专利技术的一实施例中的维特比解码程序的流程图。图6进一步详细呈现根据本专利技术的次要维特比解码步骤的局部流程。须说明的是，本专利技术的图式包含呈现多种彼此关联的功能性模块的功能方块图。该多个图式并非细部电路图，且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要通过直接的电性连结始能达成。此外，个别元件的功能不一定要如图式中绘示的方式分配，且分散式的区块不一定要以分散式的电子元件实现。图中元件标号说明如下：100：维特比解码装置11：主要维特比解码器12：重新编码模块13：调整模块13A：正负号判断单元13B：第一延迟线13C：乘法器14：次要维特比解码器14A：记录单元14B：比较单元14C：更新单元14D：符码建立单元15：次要结果产生模块15A：第二延迟线15B：加法器N0～N7：格状图节点S51～S55：流程步骤S54A～S54E：流程步骤具体实施方式根据本专利技术的一具体实施例为一种维特比解码装置，其功能方块图是绘示于图1。维特比解码装置100包含一主要维特比解码器11、一重新编码模块12、一调整模块13、一次要维特比解码器14与一次要结果产生模块15。实务上，维特比解码装置100可被整合在各种采用前向纠错级联码的电子系统中，亦可独立存在。主要维特比解码器11负责对其输入数据施以维特比解码程序，根据输入数据找出对应于格状图(trellisdiagram)中最佳路径的解码结果，做为一组主要解码结果。实务上，主要维特比解码器11可为但不限于典型的维特比解码器，其中包含一分支度量单元(branchmetricunit,BMU)、一路径度量单元(pathmetricunit,PMU)与一回溯单元(trace-backunit)，并借由相加-比较-选择程序筛选出对应于格状图中最佳路径的一连串比特或多个符码(symbol)做为解码结果。须说明的是，典型的维特比解码技术的实施方式为本专利技术所属
中的技术人员所知，于此不赘述细节。一般而言，经过维特比解码器之后，原输入数据中的检查比特(paritybit)会被移除，使得解码结果中仅包含与实际信息相关的数据比特。为了重新取得与检查比特相关的信息，重新编码模块12负责对主要维特比解码器11产生的该组主要解码结果施以回旋编码程序，以产生一组重新编码结果。重新编码模块12的作用可被视为模拟传送端的工作，根据主要维特比解码器11产生的该组主要解码结果重建一组包含有检查比特的输入数据。调整模块13用以依据重新编码模块12产生的该组重新编码结果对输入数据进行调整，使因此产生的一组调整后输入数据大致对应于维特比格状图中的一预设路径。于一实施例中，该预设路径为一全零路径，例如图4A的格状图中最上方完全对应于“00”节点的直线路径，调整模块13对该组输入数据进行调整，使得当对于该组调整后输入数据施以一维特比解码程序所产生的主要解码结果，会对应至维特比格状图中的预设全零路径。图2进一步呈现调整模块13的一种详细实施范例，可令调整后输入数据大致对应于全零路径，其运作方式详述如下。于图2的实施例中，调整模块13包含一正负号判断单元13A、一第一延迟线13B与一乘法器13C。正负号判断单元13A用以取得该组重新编码结果中各个重新编码结果的正负号。假设提供至主要维特比解码器11的信号包含N笔输入数据(N为大于1的整数)，重新编码模块12产生的该组重新编码结果便会包含N个重新编码结果，而正负号判断单元13A的作用便是取得该N个重新编码结果各自的正负号。如图2所示，第一延迟线13B用以对主要维特比解码器11的输入信号提供一延迟量，并将其延迟结果传递至乘法器13C，与正负号判断单元13A的输出信号相乘。第一延迟线13B提供的延迟量会被设定为大致等于主要维特比解码器11、重新编码模块12与正负号判断单元13A这三个区块造成的延迟。如此一来，每一笔经过延迟后的输入信号会在乘法器13C被乘以对应于同一笔数据的正负号。也就是说，乘法器13C会将该N个正负号中的第i个正负号与该N笔输入数据中的第i笔输入数据相乘，以产生N笔调整后输入数据，做为调整模块13输出的该组本文档来自技高网...
【技术保护点】
一种维特比解码装置，包含：一主要解码器，用以对一组输入数据施以一维特比解码程序，以产生一组主要解码结果；一重新编码模块，用以对该组主要解码结果施以一回旋编码程序，以产生一组重新编码结果；一调整模块，用以根据该组重新编码结果，调整该组输入数据，使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径；一次要解码器，用以根据该组调整后输入数据，产生多个符码；以及一次要结果产生模块，用以根据该多个符码以及该组主要解码结果产生一组次要解码结果。
【技术特征摘要】
1.一种维特比解码装置，包含：一主要解码器，用以对一组输入数据施以一维特比解码程序，以产生一组主要解码结果；一重新编码模块，用以对该组主要解码结果施以一回旋编码程序，以产生一组重新编码结果；一调整模块，用以根据该组重新编码结果，调整该组输入数据，使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径；一次要解码器，用以根据该组调整后输入数据，产生多个符码；以及一次要结果产生模块，用以根据该多个符码以及该组主要解码结果产生一组次要解码结果。2.如权利要求1所述的维特比解码装置，其特征在于，该次要解码器用以选择出自该预设路径中多个节点回溯时不同于该预设路径的一存活路径，并且针对该多个节点中的每一节点，计算被选出的该存活路径与该预设路径至该节点为止的一分支度量累积差异，以据以产生该多个符码。3.如权利要求2所述的维特比解码装置，其特征在于，该预设路径为一全零路径。4.如权利要求3所述的维特比解码装置，其特征在于，该组输入数据包含N笔输入数据，该组重新编码结果包含N个重新编码结果，N为大于1的整数，该调整模块包含：一正负号判断单元，用以取得该N笔重新编码结果中的N个正负号；以及一乘法器，用以将该N个正负号中的第i个正负号与该N笔输入数据中的第i笔输入数据相乘，以产生N笔调整后输入数据，做为该组调整后输入数据，其中i为范围在1到N间的一整数指标。5.如权利要求2所述的维特比解码装置，其特征在于，该次要解码器包含：一记录单元，用以储存多个符码记录与各自对应于该多个符码记录的一度量指标；一比较单元，用以接收一最新分支度量累积差异，并比较该最新分支度量累积差异与该记录单元目前已记录的度量指标；一更新单元，若该比较单元的判断结果为该最新分支度量累积差异优于该记录单元目前所记录的度量指标，该更新单元根据该最新分支度量累积差异及其所对应的该存活路径，更新该记录单元目前所记录的符码记录与度量指标；以及一符码建立单元，用以判断是否应于该记录单元中建立一笔新的符码记录及对应于该符码记录的一度量指标；若判定应于该记录单元中建立一笔新的符码记录及对应于该符码记录的一度量指标，该...
【专利技术属性】
技术研发人员：珍路易斯·东史特，郭欣铨，廖懿颖，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。