本发明专利技术提供一种基于FPGA的参数化多标准高吞吐率译码器，包括码字转换单元、分支度量计算单元、可重构分支度量网络、基4加比选单元、可重构路径度量网络。本发明专利技术提出针对3-9可变约束度、1/2或1/3两种码率的多个通信协议，如GPRS、WiMAX、LTE、CDMA、3G等，都可以实现协议中卷积码的译码工作。本发明专利技术实现的译码器在Xilinx XC7VX485T平台上工作频率达到270.5MHz，吞吐率达到541Mbps，是目前基于FPGA平台的译码速率最高的Viterbi译码器。
【技术实现步骤摘要】
本专利技术涉及无线通信
，具体是一种基于FPGA的参数化多标准高吞吐率 译码器。
技术介绍
随着通信技术日新月异的革新和各种无线设备的诞生，通信标准越来越呈现多样 化的特点，这就决定了移动终端需要具备针对多种网络的自适应能力，便于用户在相应的 通信标准下实现通信。多模式无线通信系统只需要用户提供合适的参数，系统就可以根据 参数就可以实时变化结构，实现其中某种功能，以适应当前通信标准的通信需求。多模式多 功能方案只包含一个多功能部件，并不需要额外的结构设计，用较小逻辑实现多个功能实 时切换，从而有效地扩展了无线设备的多功能性。 在现今多种无线通信标准中，Viterbi算法由于其低复杂度的特性，所以它被广泛 用于数字通信系统中卷积码的译码算法，并取得了良好的译码性能。Viterbi算法的译码 过程是译码输入的LXR个符号，恢复编码输入时的L个比特。在网格图中，状态迀移是从 左至右重复进行，总共进行的迀移次数等于信息比特的长度L。从上面的译码步骤可以看 出，Viterbi译码包括两个计算步骤：前向过程和反向过程。在前向过程时，设置一个路径 度量（pathmetric，PM)用于测量网格中每个可能的路径。在每个时刻，两个状态间的迀 移可以计算分值度量（branchmetric，BM)，通过加上BM值来更新路径的PM值。在每个状 态中，只有最小的PM值才能保留并传送到下一个迭代中。对于每个状态，可以通过加比选 (add-compare_select，ACS)操作来计算BM值和选择合适的PM值，计算结果形成最新的PM 值和幸存比特（survivedbits，SB)。当前向计算过程产生所有网格之后，反向过程可以开 始进行回溯找到最大似然路径，最大似然路径上的SB就是译码比特。 由于网格图中每两个相邻时刻存在着依赖关系，传统Viterbi译码算法的马尔科 夫过程需要将网格图从第一个时刻遍历到最后一个时刻。同时，反向过程也必须等到正向 过程计算完毕之后才能进行。这限制了Viterbi算法的并行性。 现有中国专利"多相加比选前向回溯Viterbi译码器"（【申请号】201110087983. 3) 指出，在Viterbi译码的反向过程中，当回溯一段距离之后，所有的幸存路径将汇聚到一个 状态中，称这个阶段为回溯阶段。然后从这个汇聚的状态继续回溯，得到最终的译码序列， 这个阶段称之为译码阶段。这样，就将Viterbi译码的全过程划分为三个阶段：前向计算阶 段、回溯阶段和译码阶段，过程如图1所示，称这样的算法为三点Viterbi译码算法。三点 Viterbi译码算法反向过程分为两个阶段，即回溯阶段和译码阶段。当前向计算阶段结束， 回溯阶段开始寻找合并状态，这个合并状态就是译码阶段的起始状态。 多标准Viterbi译码器需要支持码率、约束度、编码多项式、截断长度等可重构参 数。通过提取通信标准中的参数信息，并将其提供给Viterbi译码器就实现对多种通信标 准的译码功能。表1列出了使用Viterbi算法作为译码算法的通信标准及其相关参数。从 表中可以看到，通用的通信标准码率都在1/2和1/3之间变化，而约束度在5-9之间变化。 每个通信标准都对应一个编码多项式，用于编码时产生相应的码字符号。对于不同标准，对 应的网格图不同。网格图的状态数等于2K \其中K为通信标准约束度；通信标准中卷积码 编码多项式不同，对应网格图中其编码输出也不同；分支度量的计算也会随着码率的变化 而有所变化。 表1不同无线通信标准下的信道纠错码及其参数 由于应用的广泛性，近年来基于FPGA的Viterbi译码器成为研究热点。根据实现 的算法类型和灵活性，可将相关工作分为三类，分别是：基2固定结构Viterbi译码器、基2 多标准Viterbi译码器、基4固定结构Viterbi译码器。基2译码器每个节点有两 个输入，完成两个分支度量和两个路径度量的加比选操作。基4译码器每个节点有4个输 入，完成4个分支度量和4个路径度量的加比选操作。 基2固定结构Viterbi译码器实现的功能固定，只能实现某一种通信标准的信道 译码。这一类研究主要集中在低功耗、高吞吐率优化方面。ZhangYu等（Ablock-based paralleldecodingarchitectureforconvolutionalcodes. 5thInternational ICSTConferenceonCommunicationsandNetworkinginChina,Beijing,China,A ug. 25-27, 2010, 1-4.)提出了一种分块译码策略，将多个Viterbi子译码器并发执行，可以 对多帧同时译码，使得译码器的性能达到1.2Gbps。但是该类译码器实现的功能固定，只能 实现某一种通信标准的信道译码。 基2多标准Viterbi译码器与基2固定结构Viterbi译码器实现的算法相 同，但译码器的结构可以实现多种功能，并且可以通过实时参数调整实现多种功能的 动态切换，可针对不同的通信标准实现相应的信道译码DCavallaro等（Cavallaro J.R. ,VayaM. .Viturbo:areconfigurablearchitectureforViterbiandturbo decoding?IEEEInternationalConferenceonAcoustics,Speech,andSignal Processing，HongKong，China，April6-10, 2003，vol. 2,497_500)和Mangesh等（Mangesh KKunchamwarjDurgaPPrasad,et.al.Applicationspecificinstructionaccelerator formultistandardViterbiandTurbodecoding. 39thInternationalConference onParallelProcessingWorkshops，SanDiego,USA，Sept. 13-16, 2010, 34-43.)分别在 FPGA和ASIC上实现了turbo译码器和基2Viterbi译码器的结合体。Cavallaro设计 的Viterbi译码器可以支持3到9的约束度，1/2和1/3码率，实现的吞吐率为60. 5Mbps。 Niktash等(NiktashA.，PariziH.T. ,BagherzadehN. .AMulti-StandardViterbi DecoderforMobileApplicationsUsingaReconfigurableArchitecture.IEEE 64thVehicularTechnologyConference,Montreal,Canada,Sept. 25-28, 2006, 1-5)在 MorphoSys上实现了Viterbi译码器，可以支持7和9两种约束度，吞吐率为27Mbps。 Batcha等人(NiktashA.，PariziH.T. ,BagherzadehN. .AMulti-StandardViterbi Decode本文档来自技高网...
【技术保护点】
一种基于FPGA的参数化多标准高吞吐率译码器，其特征在于：包括码字转换单元(1)、分支度量计算单元(2)、可重构分支度量网络(3)、基4加比选单元(4)、归一化判断单元(5)、可重构路径度量网络(6)以及回溯译码单元(7)、控制单元(8)，所述码字转换单元(1)，用于接收输入码字，并将码字转化成无符号整数，然后将转化的无符号整数输入到分支度量计算单元(2)；所述分支度量计算单元(2)，用于根据输入码字转化的无符号整数计算基4网格图中每个分支的度量值；所述可重构分支度量网络(3)，用于从所述分支度量计算单元(2)计算的每种可能的分支度量值中选取相应的分支度量值分别送入对应的基4加比选单元(4)；所述基4加比选单元(4)，用于通过加比选操作，计算出新的路径度量将其送入归一化判断单元(5)，并将幸存比特信息送入回溯译码单元(7)；所述归一化判断单元(5)，判断所有输入的路径度量值最高位是否为1，如果为1，则判断路径度量需要归一化，归一化后的路径度量值送入可重构路径度量网络(6)；如果为0，则直接将路径度量值送入可重构路径度量网络(6)；所述可重构路径度量网络(6)，用于根据约束度的变化自适应选择合适的互联关系，再将新的路径度量值送入基4加比选单元(4)中进行迭代计算；所述回溯译码单元(7)，用于根据接收的幸存比特信息进行3点回溯算法，对网格进行回溯和译码操作，最后输出译码比特；所述控制单元(8)，分别与码字转换单元(1)、分支度量计算单元(2)、基4加比选单元(4)、回溯译码单元(7)连接，负责整个译码器中3点算法的流水控制。...
【技术特征摘要】
【专利技术属性】
技术研发人员：夏飞，董颖辉，李荣春，
申请(专利权)人：中国人民解放军海军工程大学，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。