静电保护结构及其形成方法技术

一种静电保护结构及其形成方法，结构包括：具有深N型阱区的衬底；第一隔离结构，位于PMOS区和NMOS区的深N型阱区中且相间隔；P型阱区和N型阱区，位于深N型阱区中，同一MOS区中，P型阱区与N型阱区相间隔，相邻MOS区的N型阱区与P型阱区相对设置；栅极结构，位于P型阱区上且靠近同一MOS区的N型阱区一侧；P型源区，位于PMOS区的P型阱区中且在栅极结构背向PMOS区的N型阱区一侧；P型漏区，位于PMOS区的N型阱区中；N型源区，位于NMOS区的P型阱区中且在栅极结构背向NMOS区的N型阱区一侧；N型漏区，位于NMOS区的N型阱区中。静电保护结构实现双向防护且形成可控硅器件，提高静电保护性能。

【技术实现步骤摘要】

本专利技术实施例涉及静电保护制造领域，尤其涉及一种静电保护结构及其形成方法。

技术介绍

1、随集成电路容易受到静电的破坏，在现有的芯片设计中，常采用静电放电(electrostatic discharge，esd)保护电路以减少芯片损伤。

2、然而随着半导体集成电路(integrated circuit，ic)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。

3、因此，现有技术中的静电保护结构的性能有待提高。

技术实现思路

1、本专利技术实施例解决的问题是提供一种静电保护结构及其形成方法，以提高静电保护结构的性能。

2、为解决上述问题，本专利技术实施例提供一种静电保护结构，包括：衬底，所述衬底包括相邻设置的pmos区和nmos区，所述pmos区和nmos区的衬底中形成有深n型阱区；第一隔离结构，分别位于所述pmos区和nmos区的深n型阱区中，且间隔设置；p型阱区，分别位于所述pmo本文档来自技高网...

【技术保护点】

1.一种静电保护结构，其特征在于，包括：

2.如权利要求1所述的静电保护结构，其特征在于，在相邻设置的所述PMOS区和NMOS区中，所述PMOS区的N型阱区侧壁与所述NMOS区的P型阱区侧壁相接触。

3.如权利要求1或2所述的静电保护结构，其特征在于，所述栅极结构还延伸覆盖在相邻的所述第一隔离结构的顶部。

4.如权利要求1所述的静电保护结构，其特征在于，所述静电保护结构还包括：体区，位于所述深N型阱区中，且环绕在所述P型阱区和N型阱区的最外围。

5.如权利要求4所述的静电保护结构，其特征在于，所述静电保护结构还包括：第二隔离结构，位于所述体...

【技术特征摘要】

1.一种静电保护结构，其特征在于，包括：

2.如权利要求1所述的静电保护结构，其特征在于，在相邻设置的所述pmos区和nmos区中，所述pmos区的n型阱区侧壁与所述nmos区的p型阱区侧壁相接触。

3.如权利要求1或2所述的静电保护结构，其特征在于，所述栅极结构还延伸覆盖在相邻的所述第一隔离结构的顶部。

4.如权利要求1所述的静电保护结构，其特征在于，所述静电保护结构还包括：体区，位于所述深n型阱区中，且环绕在所述p型阱区和n型阱区的最外围。

5.如权利要求4所述的静电保护结构，其特征在于，所述静电保护结构还包括：第二隔离结构，位于所述体区与相邻阱区之间的深n型阱区中。

6.如权利要求1所述的静电保护结构，其特征在于，所述第一隔离结构的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。

7.如权利要求1所述的静电保护结构，其特征在于，所述静电保护结构还包括：互连结构，所述互连结构分别与所述栅极结构、p型源区、p型漏区、n型源区、以及n型漏区电连接，且分别对其施加电信号。

8.如权利要求7所述的静电保护结构，其特征在于，电连接所述p型漏区的互连结构用于施加负电位，电连接所述n型漏区的互连结构用于施加正电位，电连接所述栅极结构、所述p型源区、以及所述n型源区的互连结构用于施加零电位。

9.如权利要求8所述的静电保护结构，其特征在于，电连接所述栅极结构、所述p型源区、以及所述n型源区的互连结构短接。

10.一...

【专利技术属性】
技术研发人员：安钰欣，石慧，袁俊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：