当前位置: 首页 > 专利查询>山东大学专利>正文

一种新型半导体非易失存储器及其制备方法和应用技术

技术编号:45437644 阅读:12 留言:0更新日期:2025-06-04 19:18
本发明专利技术属于半导体器件技术领域,公开一种新型半导体非易失存储器及其制备方法和应用;该存储器包括自下至上依次设置的衬底、底电极、非晶态氧化物界面层、铁电介质层和顶电极;其制备方法包括(1)衬底清洗,(2)底电极沉积,(3)形成非晶氧化物界面层,(4)铁电介质层沉积,在非晶态MoO<subgt;3</subgt;界面层上,形成组成均匀且铁电性良好的超薄铁电介质层,(5)顶电极图形化与沉积,(6)快速热退火处理。上述存储器应用于三维堆叠非易失性存储阵列或构建背栅型铁电晶体管结构。本发明专利技术有效抑制非铁电相的形成,促进铁电相的择优取向排列,增强极化强度,提升器件的铁电性能。兼具低热预算、高工艺兼容性与优异铁电性能。

【技术实现步骤摘要】

本专利技术属于半导体器件,具体涉及一种新型半导体非易失存储器及其制备方法和应用,适用于非易失性存储器、高密度三维集成系统和类脑计算芯片等应用场景。


技术介绍

1、随着大数据与人工智能时代的到来,电子信息产业对非易失性存储器件在高密度、低功耗和高可靠性方面提出了更为严苛的技术需求。作为新一代非易失性存储技术的重要候选,氧化铪(hfo2)基铁电器件因其优异的厚度缩放潜力、稳定的纳米尺度铁电性以及与互补金属氧化物半导体(cmos)工艺的良好兼容性,在近年来受到广泛关注并得到深入研究。

2、然而,现阶段hfo2基铁电存储器普遍存在操作电压偏高(通常约为3v)的技术瓶颈,功耗较大,限制了其在低功耗集成系统中的进一步应用。推动铁电薄膜厚度缩放被认为是一种兼具经济性与高效性的可行路径。一方面,薄膜厚度缩放可有效提升器件的电场强度,降低工作电压;另一方面,可减少功耗并优化器件在高密度封装场景下的热管理性能,提升集成稳定性。此外,铁电薄膜厚度缩减还可缩短原子层沉积(ald)制程时间,提高产线效率,增强厚度均匀性与器件制程一致性。与此同时,当前hfo2基铁电薄膜的本文档来自技高网...

【技术保护点】

1.一种新型半导体非易失存储器,其特征是,包括自下至上依次设置的衬底、底电极、非晶态氧化物界面层、铁电介质层和顶电极。

2.根据权利要求1所述的新型半导体非易失存储器,其特征是,所述衬底的材料为Si和SiO2;所述底电极材料为Mo,所述非晶态氧化物界面层为非晶态MoO3界面层,所述铁电介质层为铪基铁电材料;所述顶电极材料包括但不限于Mo、TiN、W和Pt。

3.根据权利要求1所述的新型半导体非易失存储器,其特征是,所述底电极厚度为20-100nm,所述铁电介质层厚度为5-10nm,所述顶电极厚度为20-100nm,所述非晶态氧化物界面层厚度为1-2nm。

<...

【技术特征摘要】

1.一种新型半导体非易失存储器,其特征是,包括自下至上依次设置的衬底、底电极、非晶态氧化物界面层、铁电介质层和顶电极。

2.根据权利要求1所述的新型半导体非易失存储器,其特征是,所述衬底的材料为si和sio2;所述底电极材料为mo,所述非晶态氧化物界面层为非晶态moo3界面层,所述铁电介质层为铪基铁电材料;所述顶电极材料包括但不限于mo、tin、w和pt。

3.根据权利要求1所述的新型半导体非易失存储器,其特征是,所述底电极厚度为20-100nm,所述铁电介质层厚度为5-10nm,所述顶电极厚度为20-100nm,所述非晶态氧化物界面层厚度为1-2nm。

4.根据权利要求1所述的新型半导体非易失存储器,其特征是,所述铁电介质层为hzo铁电介质层,采用层间堆叠的方式沉积hfo2与zro2。

5.根据权利要求4所述的新型半导体非易失存储器,其特征是,所述hfo2与zro2的单层厚度为0.5~1nm...

【专利技术属性】
技术研发人员:陈杰智李晓鹏武继璇
申请(专利权)人:山东大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1