【技术实现步骤摘要】
本专利技术涉及芯片测试，尤其涉及用于芯片可靠性测试的干扰同步方法、系统、介质及设备。
技术介绍
1、在现代电子设备中，尤其是家电产品中，芯片作为核心控制单元，其可靠性至关重要。然而，在实际应用中，芯片常常面临感性和容性干扰的复杂工况，这些干扰会对芯片的正常运行造成严重影响。尤其是在执行某些敏感指令时（例如中断现场的入栈和出栈操作），干扰的影响可能导致指令缓存或读取的位错误，从而引发偶发性故障。这种故障往往具有随机性，给产品的可靠性检测和故障定位带来了极大的挑战。
2、在芯片处于存在感性干扰的环境中，尤其是在带有加热丝等感性组件的家电产品中，这些组件在通断过程中会产生干扰信号。当这些干扰信号恰好耦合到芯片执行关键敏感指令时，故障便会随之出现。然而，这种干扰的发生与指令执行之间并没有固定的同步关系，导致二者的耦合呈现随机性，增加了故障的不可预测性。
3、因此，如何通过调节干扰发生与敏感指令执行时机的耦合性，成为有效检测芯片在特定干扰工况条件下可靠性的关键所在。
技术实现思路
...【技术保护点】
1.一种用于芯片可靠性测试的干扰同步方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，还包括：
3.根据权利要求2所述的方法，其特征在于，还包括：
4.根据权利要求2所述的方法，其特征在于，还包括：
5.根据权利要求2所述的方法，其特征在于，所述时间同步条件为所述干扰生成延迟时间等于所述前置延迟时间减去所述干扰触发延迟时间，再加上预设同步常量，其中，所述预设同步常量与触发干扰源生成所述干扰信号的继电器的精度有关。
6.根据权利要求1所述的方法，其特征在于，所述干扰触发延迟时间为所述干扰同步控...
【技术特征摘要】
1.一种用于芯片可靠性测试的干扰同步方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，还包括：
3.根据权利要求2所述的方法，其特征在于，还包括：
4.根据权利要求2所述的方法，其特征在于，还包括：
5.根据权利要求2所述的方法，其特征在于，所述时间同步条件为所述干扰生成延迟时间等于所述前置延迟时间减去所述干扰触发延迟时间，再加上预设同步常量，其中，所述预设同步常量与触发干扰源生成所述干扰信号的继电器的精度有关。
6.根据权利要求1所述的方法，其特征在于，所述干扰触发延迟时间为所述干扰同步控制模块从接收到所述同步干扰控制指令至输出所述干扰信号之间的平均延迟时间。
7....
【专利技术属性】
技术研发人员：陈明，倪茂，郝晓冉，张义恒，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。