温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供的用于芯片可靠性测试的干扰同步方法、系统、介质及设备，应用于芯片测试技术领域。本发明通过前置延迟时间调整敏感指令的执行时机，再基于干扰生成延迟时间与前置延迟时间和预先测量出的干扰触发延迟时间之间的特定时间关系调整干扰源生成干扰信号...
该专利属于中国科学院微电子研究所所有，仅供学习研究参考，未经过中国科学院微电子研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。