失效测试电路及方法技术

本发明专利技术提供一种失效测试电路及方法，失效测试电路包括：串联的待测器件及保护模块；其中，当待测器件发生二次击穿时，保护模块用于减小电流热效应对待测器件的影响，以保护失效位置的形貌。本发明专利技术可以使得加大电压或电流的步长更大，在保护待测器件的前提下可以更快到达测试需要达到的电压电流条件，同时，在发生二次击穿后可以更快的做出反应来断开电路，兼顾效率和准确性，实现对失效位置形貌的保护，且简单易操作，可以在一定程度减少cycle time，提高产出。

【技术实现步骤摘要】

本专利技术涉及失效分析领域，特别是涉及一种失效测试电路及方法。

技术介绍

1、在半导体失效分析领域，emmi(emission microscopy，发射显微镜)、obirch(optical beam induce resistance change，激光束电阻异常侦测)以及trm(thermalradiation microscopy，热辐射显微镜)是常用的用于芯片缺陷位置定位的工具。其中，emmi通过侦测电子空穴对复合所产生的光子来进行缺陷定位；obirch通过检测激光束引起的电阻异常变化来进行缺陷定位；trm通过检测异常发热位置的热辐射来进行缺陷定位。虽然原理上并不一样，但是实现这三种定位方式都需要在待测器件上施加一定的电压或者电流，并且所施加的电压或者电流一般超出了wat(wafer acceptance test)、cp(circuitprobing或chip probing)或者ft(final test)所给定的条件范围之外。

2、对于emmi来说，所侦测的光信号强度与电子空穴对复合数正相关，在其他条件不变的情况下，即电子空穴对本文档来自技高网...

【技术保护点】

1.一种失效测试电路，其特征在于，所述失效测试电路至少包括：

2.根据权利要求1所述的失效测试电路，其特征在于：所述保护模块包括第一保护单元，所述第一保护单元在所述待测器件发生二次击穿时增大阻值和两端电压，以减小流经所述待测器件的电流。

3.根据权利要求2所述的失效测试电路，其特征在于：所述第一保护单元包括阻变装置，所述阻变装置的阻值在最大承受电压范围内随电压的增大而增大。

4.根据权利要求3所述的失效测试电路，其特征在于：所述阻变装置的材料包括LiTaO3、NiO、TiO2、HfO2、CuxO、ZnO、LiNbO3、SrTiO3中至少一种。

<...

【技术特征摘要】

1.一种失效测试电路，其特征在于，所述失效测试电路至少包括：

2.根据权利要求1所述的失效测试电路，其特征在于：所述保护模块包括第一保护单元，所述第一保护单元在所述待测器件发生二次击穿时增大阻值和两端电压，以减小流经所述待测器件的电流。

3.根据权利要求2所述的失效测试电路，其特征在于：所述第一保护单元包括阻变装置，所述阻变装置的阻值在最大承受电压范围内随电压的增大而增大。

4.根据权利要求3所述的失效测试电路，其特征在于：所述阻变装置的材料包括litao3、nio、tio2、hfo2、cuxo、zno、linbo3、srtio3中至少一种。

5.根据权利要求1-4任意一项所述的失效测试电路，其特征在于：所述保护模块包括第二保护单元，所述第二保护单元在所述待测器件发生二次击穿时断开所述待测器件所在通路。

6.根据权利要求5所述的失效测试电路，...

【专利技术属性】
技术研发人员：张志航，董伟淳，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：