低电阻率的金属触点堆叠物制造技术

技术编号:44583497 阅读:15 留言:0更新日期:2025-03-14 12:45
叙述了在基板上沉积金属触点堆叠物的方法。此方法堆叠物包括金属覆盖层与钼导体层。此方法包括借由物理气相沉积(PVD)在基板上沉积金属覆盖层和借由原子层沉积(ALD)在金属覆盖层上沉积钼导体层。

【技术实现步骤摘要】
【国外来华专利技术】

本公开内容的实施方式涉及沉积金属触点堆叠物(metal contact stack)的方法。更具体地,本公开内容的实施方式针对包含在基板上沉积金属覆盖层和在金属覆盖层上沉积钼导体层的方法。


技术介绍

1、集成电路已经进化成在单一芯片上可包括数百万个晶体管、电容、和电阻的复杂装置。在集成电路的进化过程中,功能性密度(即,每个芯片面积的互连装置的数目)大体上已经增加,而几何尺寸(即,使用制造处理可创造的最小部件(或线段))已经减少。

2、在半导体基板上制造微电子装置作为集成电路,其中各种导电层彼此互连以允许电子信号在装置内传播。此种装置的一实例为互补式金属氧化物半导体(cmos)场效晶体管(fet)或mosfet,包括平面与三维结构两者。三维结构的一实例为finfet装置。

3、晶体管的驱动电流和因此其速度与晶体管的栅极宽度成比例。较快的晶体管通常需要较大的栅极宽度。在晶体管尺寸与速度之间有着权衡,并且已经发展“鳍式”场效晶体管(finfet)以解决具有最大驱动电流与最小尺寸的晶体管的冲突目标。finfet特征在于鳍形信道区,鳍形信道区本文档来自技高网...

【技术保护点】

1.一种沉积金属触点堆叠物的方法,所述方法包含以下步骤:

2.如权利要求1所述的方法,其中所述金属覆盖层包含钨或钼的一者或多者。

3.如权利要求1所述的方法,其中使用DC PVD处理沉积所述金属覆盖层。

4.如权利要求1所述的方法,其中使用RF PVD处理沉积所述金属覆盖层。

5.如权利要求1所述的方法,其中所述PVD处理包含偏压所述基板以提供定向沉积。

6.如权利要求1所述的方法,其中在300℃至350℃的范围中的温度沉积所述金属覆盖层。

7.如权利要求1所述的方法,其中所述金属覆盖层沉积至从至的范围中的厚度。...

【技术特征摘要】
【国外来华专利技术】

1.一种沉积金属触点堆叠物的方法,所述方法包含以下步骤:

2.如权利要求1所述的方法,其中所述金属覆盖层包含钨或钼的一者或多者。

3.如权利要求1所述的方法,其中使用dc pvd处理沉积所述金属覆盖层。

4.如权利要求1所述的方法,其中使用rf pvd处理沉积所述金属覆盖层。

5.如权利要求1所述的方法,其中所述pvd处理包含偏压所述基板以提供定向沉积。

6.如权利要求1所述的方法,其中在300℃至350℃的范围中的温度沉积所述金属覆盖层。

7.如权利要求1所述的方法,其中所述金属覆盖层沉积至从至的范围中的厚度。

8.如权利要求1所述的方法,其中所述ald处理是热处理。

9.如权利要求1所述的方法,其中所述钼导体层选择性地沉积在所述金属覆盖层上。

10.如权利要求1所述的方法,其中所述ald处理包含将所述基板依序地暴露至反应物与钼前驱物。

11.如权利要求10所述的方法,其中所述钼前驱物包含钼卤化物或钼氧卤化物。

12.如权利要求...

【专利技术属性】
技术研发人员:安娜马莱•雷克什马南杰奎琳•S•阮奇王飞虎杨逸雄李正周斯里尼瓦斯•甘迪科塔
申请(专利权)人:应用材料公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1