由覆盖属性所导引的受约束的随机仿真覆盖收敛制造技术

本发明专利技术的一个实施例提供一种系统，其通过对电路设计的输入激励进行偏置以满足该电路设计要验证的一个或多个时间覆盖属性来验证电路设计。该系统执行仿真，在所述仿真中随机输入激励被应用到该电路设计。系统通过使用时间覆盖属性的有限状态自动机（ＦＳＡ）实例来观察电路的输入和输出，以及通过使用与ＦＳＡ实例相关联的软约束对电路设计的输入激励进行偏置从而该仿真有可能前进穿过满足该时间覆盖属性的状态的序列来执行该仿真。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术 一般涉及用于验证电路设计的正确性的技术。更为特别 地，本专利技术涉及一种用于基于时间覆盖属性来偏置随机输入激励的 实现覆盖收敛的输入矢量生成技术。
技术介绍
半导体制造技术的发展使得每个半导体器件中的晶体管数目急 剧增加。晶体管数的这种增加使得计算机架构能够创建具有不断增 加的设计复杂度的数字电路设计。结果，随着数字电路设计变得越 来越复杂，用来验证其实现的正确性所需的努力也变得越来越复杂。为了验证电路设计的功能，电路设计验证组通常施加随机输入激励到被验证的电路设计(DUV)上以仿真该DUV,并将来自仿真 的响应与期望响应作比较。针对随机输入激励来仿真DUV是一个随 机过程，其依赖于大量的输入矢量以获得对DUV的行为的合理覆 盖。然而，随着电路设计变得越来越复杂，随机输入激励在覆盖DUV 的重要边界(corner case)方面变得效率專交差。电路设计验证组已尝试将测试选择过程引导向有效覆盖DUV的 重要边界。在这么做时，他们已经尝试使用这样的方法，其使用设 计者的指令、作为补充约束的SystemVerilog覆盖组(covergroup ) 中的未覆盖仓、基因算法、用户提供的附加约束、以及贝叶斯网络 或马尔科夫链。遗憾地是，这些方法中的任何一个都没有提供完整 且自动的用于朝着获得覆盖收敛(closure)的方向来偏置随机输入 激励的解决方法。因此，需要更为有效的技术用于将输入激励导引向被验证的电 路设计的重要情形。
技术实现思路
本专利技术的 一 个实施例提供一种系统，其通过偏置电路设计的输 入激励以满足该电路设计要验证的 一 个或多个时间覆盖属性来验证 电路设计。在工作期间，该系统执行仿真，在仿真中随才几输入激励-陂应用到该电路设计。系统通过下述方式来寺丸行仿真4吏用针对时 间覆盖属性的有限状态自动机(FSA)实例来观察电路的输入和输出， 以及使用与FSA实例相关联的软约束对电路设计的输入激励进行偏 置，从而仿真有可能前进穿过满足该时间覆盖属性的状态的序列。在该实施例的一个变体中，该系统基于FSA实例的当前状态使 用软约束来偏置输入激励。在该实施例的一个变体中，如果FSA实例到达时间覆盖属性的 *接受状态(accepting state )，则系统将该时间覆盖属性标记成已满 足。在该实施例的一个变体中，该系统通过下述方式使用FSA实例 来观察电路的输入和输出，其同时使用与一个或多个时间覆盖属性 相关联的多个FSA实例来观察电路的输入和输出。在该实施例的 一 个变体中，该系统通过下述方式来偏#丸电路的 输入激励，其确保靠近接受状态的FSA实例比远离接受状态的FSA 实例具有更高的偏置输入激励的可能性。在该实施例的一个变体中，在执行仿真之前，系统执行在先的 无偏置的仿真，其中电路的输入激励未被偏置以满足特定的时间覆 盖属性。在完成在先的无偏置的仿真后，仿真随后偏置输入激励以 覆盖在无偏置仿真期间未被覆盖的时间覆盖属性。在该实施例的一个变体中，在执行仿真之前，该方法还包括将 时间覆盖属性转换成FSA和软约束。在该实施例的一个变体中，FSA是确定性的FSA。附图说明图1图示了根据本专利技术的一个实施例的电路验证环境。 图2图示了根据本专利技术的一个实施例的电路验证系统。图3图示了根据本专利技术的一个实施例的转换机构的示例性使用。图4给出一流程图，其图示了根据本专利技术的一个实施例的在生 成输入矢量以实现覆盖收敛中所包括的步骤。图5给出一流程图，其图示了根据本专利技术的一个实施例的在生 成针对时间覆盖属性的输入矢量中所包括的步骤。图6给出一流程图，其图示了根据本专利技术的一个实施例的在生 成针对后续时间帧的随机输入中所包括的步骤。图7给出一流程图，其图示了根据本专利技术的一个实施例的在向 前推进仿真时间中所包括的步骤。图8给出一流程图，其图示了根据本专利技术的一个实施例的在裁 剪FSA实例集合中所包括的步骤。具体实施例方式给出以下描述，目的是使本领域的普通技术人员能够实现并使 用本专利技术，并且这些描述是在特定的应用和其需求的背景下提供的。 本领域的普通技术人员容易明白对所公开的实施例的各种修改，并 且此处所限定的 一般原则可以在不偏离本专利技术的精神和范围的条件 下被应用到其他实施例或应用。因此，本专利技术并不旨在受限于所示 出的实施例，而是要求保护与权利要求相一致的最广范围。在该详细描述中所描述的数据结构和代码通常被存储在计算机 可读存储介质上，其可以是能存储供计算机系统使用的代码和/或数 据的任意装置或介质。这包括，但不限于，易失性存储器、非易失 性存储器、诸如盘驱动器之类的磁和光存储装置、磁带、CD(致密 盘)、DVD (数字多用途盘或数字视频盘)、或者现在公知或以后 开发出的能够存储计算机可读介质的其他介质。电路验证环境图1图示根据本专利技术的一个实施例的电路验证环境100。电路-睑 证环境100包括许多计算机系统，该计算机系统通常可包括基于孩吏 处理器、大型计算机、数字信号处理器、便携计算装置、个人备忘 记事本、设备控制器、或装置内的计算引擎的任意类型的计算机系 统。更为具体地，参考图1,电路验证环境100包括工作站102、用 户104、网络106和电路仿真器108。网络106可包括能够将计算机节点耦合起来的任意类型的有线 或无线通信通道。这包括，但不限于，局域网、广域网、或这些网 络的组合。在本专利技术的一个实施例中，网络106包括互联网。在本 专利技术的一些实施例中，网络106包括电话和蜂窝电话网络。工作站102—般可包括包含计算能力以及包含用于与用户104 交互的机构的任意装置。工作站102包括操作系统110、监^L机构 112、测试工作台114、转换机构116、时间覆盖属性数据库118和 被验证的电路设计120。用户104可包括个人或一组个人、机构或一组才几构、计算机系 统或一组计算^li系统、或者可以与电路-验证环境100进行交互的4壬 意其他实体。电路仿真器108 —般可包括包含用于执行电路仿真的计算能力 的任意装置，其包括基于微处理器、大型计算机、数字信号处理器、 便携计算装置、设备控制器、现场可编程门阵列(FPGA )或 一 組FPGA 的任意类型的计算机系统。注意，本专利技术的不同实施例可以使用不同配置，而不限于在电 路-验证环境100中所图示的配置。在本专利技术的一些实施例中，工作 站102通过网络106耦合到电路仿真器108,而在本专利技术的其他实施 例中，工作站102直接耦合到电路仿真器108。在本专利技术的另一个实 施例中，工作站102包括电路仿真器108。图2图示根据本专利技术的一个实施例的电路验证系统200。电路验 证系统200包括时间覆盖属性数据库204、转换机构206、测试工作 台212、被-睑证的i殳计(DUV) 214、以及监视机构216。时间覆盖属性数据库204可包括用于将数据存储在非易失性存储器中的任意类型的系统。这包括，但不限于，基于磁、光、或磁 -光存储装置的系统，以及基于闪存和/或电池备份存储器的存储装置的系统。注意，时间覆盖属性数据库204可耦合到服务器、客户 端(诸如图1中的工作站102),或者可直接耦合到网络。时间覆盖 属性数据库204保存时间覆盖属性202的集合，其合起来构成DUV 214的验证覆盖方案本文档来自技高网...

【技术保护点】
一种用于验证电路设计的方法，其对所述电路设计的输入激励进行偏置以满足所述电路设计要验证的一个或多个时间覆盖属性，所述方法包括：　执行仿真，其中随机输入激励被应用到所述电路设计；　其中执行所述仿真包括，　使用时间覆盖属性的有 限状态自动机（ＦＳＡ）实例来观察所述电路的输入和输出，以及　使用与所述ＦＳＡ实例相关联的软约束来偏置所述电路设计的输入激励，从而所述仿真有可能前进穿过满足所述时间覆盖属性的状态的序列。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：E塞尔尼，SA杜达尼，WR迪弗雷纳，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]