【技术实现步骤摘要】
本公开内容的实施例属于集成电路结构和处理领域，具体而言，是具有内部间隔体衬垫的集成电路结构，以及制造具有内部间隔体衬垫的集成电路结构的方法。
技术介绍
1、过去几十年来，集成电路中特征的缩小是日益增长的半导体工业背后的驱动力。到越来越小的特征的缩小实现了功能单元在半导体芯片的有限占用区域上增大的密度。例如，收缩晶体管尺寸允许在芯片上包含增大数量的存储或逻辑器件，导致制造出具有增大容量的产品。但对于越来越大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。
2、在集成电路器件的制造中，随着器件尺寸不断缩小，诸如三栅晶体管的多栅晶体管已经变得更加普遍。在传统工艺中，三栅晶体管通常在块体硅衬底或绝缘体上硅衬底上制造。在一些情况下，优选块体硅衬底，因为它们的成本较低，并且因为它们能够实现不太复杂的三栅制造工艺。在另一方面，当微电子器件尺寸缩小到小于10纳米(nm)节点时，保持迁移率的改善和短沟道控制在器件制造中提出了挑战。
3、然而，缩小多栅和纳米线晶体管并非没有后果。随着微电子电路装置的这些基本构建块的...
【技术保护点】
1.一种集成电路结构，包括：
2.根据权利要求1所述的集成电路结构，其中，所述内部间隔体衬垫包括非晶硅。
3.根据权利要求2所述的集成电路结构，其中，所述非晶硅具有小于1E15个原子/cm3的掺杂剂浓度。
4.根据权利要求1、2或3所述的集成电路结构，其中，所述内部间隔体衬垫具有在0.5-2纳米的范围内的厚度。
5.根据权利要求1、2或3所述的集成电路结构，其中，所述内部栅极间隔体包括硅和氮。
6.根据权利要求1、2或3所述的集成电路结构，其中，所述内部栅极间隔体具有在1-5纳米的范围内的厚度。
...
【技术特征摘要】
1.一种集成电路结构，包括：
2.根据权利要求1所述的集成电路结构，其中，所述内部间隔体衬垫包括非晶硅。
3.根据权利要求2所述的集成电路结构，其中，所述非晶硅具有小于1e15个原子/cm3的掺杂剂浓度。
4.根据权利要求1、2或3所述的集成电路结构，其中，所述内部间隔体衬垫具有在0.5-2纳米的范围内的厚度。
5.根据权利要求1、2或3所述的集成电路结构，其中，所述内部栅极间隔体包括硅和氮。
6.根据权利要求1、2或3所述的集成电路结构，其中，所述内部栅极间隔体具有在1-5纳米的范围内的厚度。
7.根据权利要求1、2或3所述的集成电路结构，还包括在所述水平纳米线的堆叠体的端部处的外延源极或漏极结构，所述外延源极或漏极结构与所述内部间隔体衬垫接触。
8.根据权利要求1、2或3所述的集成电路结构，还包括在所述水平纳米线的堆叠体下方的子鳍状物结构。
【专利技术属性】
技术研发人员：L·P·古勒尔，M·哈桑，C·H·华莱士，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。