片上校验电路、存储器及存储装置制造方法及图纸

本申请提供一种片上校验电路、存储器及存储装置，片上校验电路包括编码器和第一纠错电路，其中编码器在写入阶段根据写入数据和纠错矩阵表征的比特分组生成第一校验码写入存储阵列，在读取阶段根据读出数据和纠错矩阵表征的比特分组生成第二校验码，并基于读出的第一校验码和生成的第二校验码生成纠错码；第一纠错电路接收读出数据并根据编码器输出的纠错码对读出数据执行单比特纠错后输出第一纠错数据；其中，纠错矩阵包括每一拍下每个比特对应的纠错码，纠错矩阵满足：任意多个比特对应的纠错码的异或结果，不和与该多个比特之一位于同一拍的任一比特对应的纠错码相同。本方案能够实现数据校验。

【技术实现步骤摘要】

本申请涉及存储器技术，尤其涉及一种片上校验电路、存储器及存储装置。

技术介绍

1、伴随存储器技术的发展，存储器被广泛应用在多种领域，比如，动态随机存取存储器(dynamic random access memory，简称dram)的使用非常广泛。

2、实际应用中，为了保证数据的可靠性，引入了片上错误检查与纠正(on-die ecc)。具体的，片上错误检查与纠正可支持单比特错误的纠正，但针对多比特错误，基于片上错误检查与纠正可能误纠。误纠后的数据被传输至外部进行进一步校验，比如，内存条级的错误检查与纠正(rank-level ecc)，导致比特错误情况进一步加重。

技术实现思路

1、本申请的实施例提供一种片上校验电路、存储器及存储装置。

2、根据一些实施例，本申请第一方面提供片上校验电路，应用于存储器，片上校验电路包括：编码器，与存储器的存储阵列连接，用于在写入阶段根据写入数据和纠错矩阵表征的比特分组，生成第一校验码并写入存储阵列；以及，在读取阶段根据读出数据和纠错矩阵表征的比特分组生成本文档来自技高网...

【技术保护点】

1.一种片上校验电路，其特征在于，应用于存储器，所述片上校验电路包括：

2.根据权利要求1所述的片上校验电路，其特征在于，

3.根据权利要求1所述的片上校验电路，其特征在于，所述片上校验电路还包括：数据选择器；

4.根据权利要求3所述的片上校验电路，其特征在于，所述第一纠错电路包括：第一解码器和第一纠正电路；

5.根据权利要求4所述的片上校验电路，其特征在于，所述片上校验电路还包括：多个缓冲电路，包括：

6.根据权利要求5所述的片上校验电路，其特征在于，所述缓冲电路，包括：偶数个串联的反相器。

7.根据权利要求1所述...

【技术特征摘要】

1.一种片上校验电路，其特征在于，应用于存储器，所述片上校验电路包括：

2.根据权利要求1所述的片上校验电路，其特征在于，

3.根据权利要求1所述的片上校验电路，其特征在于，所述片上校验电路还包括：数据选择器；

4.根据权利要求3所述的片上校验电路，其特征在于，所述第一纠错电路包括：第一解码器和第一纠正电路；

5.根据权利要求4所述的片上校验电路，其特征在于，所述片上校验电路还包括：多个缓冲电路，包括：

6.根据权利要求5所述的片上校验电路，其特征在于，所述缓冲电路，包括：偶数个串联的反相器。

7.根据权利要求1所述的片上校验电路，其特征在于，所述任意多个比特对应的纠错码的异或结果，不和与该多个比特之一位于同一拍的任一比特对应的纠错码相同，包括：

8.根据权利要求1-7中任一项所述的片上校验电路，其特征在于，所述纠错矩阵中，属于同一拍的不同的多个比特...

【专利技术属性】
技术研发人员：韩钰璋，李亮，史丹丹，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：