【技术实现步骤摘要】
本申请中实施例涉及半导体制造，具体涉及一种半导体结构的制造方法、半导体结构及cmos电路。
技术介绍
1、在工艺制程节点在90nm及以下的芯片的制造过程中，通常利用应力记忆技术（stress memorization technique，smt）改善晶体管的电学性能。具体的，smt工艺可以在源极/漏极离子注入工艺完成后进行，通过在mosfet的沟道区域诱发应力来提高载流子的迁移率，从而加快mosfet的响应速度。
2、在现有的smt工艺中，在mosfet的沟道区域诱发应力主要通过以下方式实现：在完成源极/漏极离子注入后形成的n沟道型金属氧化物半导体（negative channel metaloxide semiconductor，nmos）晶体管和p沟道型金属氧化物半导体（positive channelmetal oxide semiconductor，pmos）晶体管上沉积应力层，再进行高温退火，从而经由应力层将应力传递至mosfet的沟道区域。但对pmos晶体管而言，诱发应力于沟道区域会导致载流子迁移率降低，进而导致...
【技术保护点】
1.一种半导体结构的制造方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，在所述半导体衬底中，所述PMOS区域内形成有PMOS轻掺杂区；在所述PMOS区域执行离子注入工艺的步骤，包括：
3.根据权利要求1所述的方法，其特征在于，提供半导体基底的步骤，包括：
4.根据权利要求1所述的方法，其特征在于，所述缓冲层的厚度为100~200Å。
5.根据权利要求1所述的方法，其特征在于，在去除所述半导体基底中覆盖所述PMOS区域的部分应力层的步骤之前，还包括：
6.根据权利要求5所述的方法，其...
【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，在所述半导体衬底中，所述pmos区域内形成有pmos轻掺杂区；在所述pmos区域执行离子注入工艺的步骤，包括：
3.根据权利要求1所述的方法，其特征在于，提供半导体基底的步骤，包括：
4.根据权利要求1所述的方法，其特征在于，所述缓冲层的厚度为100~200å。
5.根据权利要求1所述的方法，其特征在于，在去除所述半导体基底中覆盖所述pmos区域的部分应力层的步骤之前，还包括：
6.根据权利要求5所述的方法，其特征在于，所述硬掩膜层包括第一子硬掩膜层和第二子硬...
【专利技术属性】
技术研发人员：王棒，蔡明洋，周成，林国强，刘西域，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。