半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中结构包括：衬底；位于部分所述衬底表面的存储栅结构，所述存储栅结构包括隧穿氧化层、位于所述隧穿氧化层上的电荷俘获层、位于所述电荷俘获层上的阻挡层、以及位于所述阻挡层表面的栅极层，所述阻挡层的介电常数大于所述电荷俘获层的介电常数；分别位于所述存储栅结构两侧的所述衬底内的源掺杂区和漏掺杂区，减少了栅极层内的电子向所述电荷俘获层的内的扩散，从而利于抑制背栅电子注入效应，利于提高存储器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

技术介绍

1、非易失性存储器作为计算机中必不可少的存储设备，对所处理的信息起着重要的存储功能。其中，基于绝缘性能优异的氮化硅存储介质的sonos(silicon-oxide-nitride-oxide-silicon)存储器以其相对于传统多晶硅浮栅存储器更强的电荷存储能力、易于实现小型化和工艺简单等特性而受到重视。

2、sonos器件用具有电荷陷阱能力的氮化硅层取代原有的多晶硅存储电荷层，由于其用陷阱电荷存储电荷，所以存储的电荷是离散分布的。这样一个泄漏通道不会引起大的泄漏电流，因此，可靠性大大提高。

3、然而，现有技术形成的sonos器件性能有待进一步提高。

技术实现思路

1、本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底；位于部分所述衬底表面的存储栅结构，所述存储栅结构包括隧穿氧化层、位于所述本文档来自技高网...

【技术保护点】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的介电常数大于3.9。

3.如权利要求2所述的半导体结构，其特征在于，所述阻挡层的材料包括HfAlO、HfSiO、HfO2中的一者或多者。

4.如权利要求1所述的半导体结构，其特征在于，所述衬底包括外延层；所述源掺杂区和所述漏掺杂区位于所述外延层内；所述外延层的材料包括碳化硅。

5.如权利要求4所述的半导体结构，其特征在于，所述外延层内具有阱区；所述源掺杂区和所述漏掺杂区位于所述阱区内，所述阱区具有第一导电类型，所述源掺杂区和所述漏掺杂区具有第二...

【技术特征摘要】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的介电常数大于3.9。

3.如权利要求2所述的半导体结构，其特征在于，所述阻挡层的材料包括hfalo、hfsio、hfo2中的一者或多者。

4.如权利要求1所述的半导体结构，其特征在于，所述衬底包括外延层；所述源掺杂区和所述漏掺杂区位于所述外延层内；所述外延层的材料包括碳化硅。

5.如权利要求4所述的半导体结构，其特征在于，所述外延层内具有阱区；所述源掺杂区和所述漏掺杂区位于所述阱区内，所述阱区具有第一导电类型，所述源掺杂区和所述漏掺杂区具有第二导电类型，所述第一导电类型与所述第二导电类型不同。

6.如权利要求4所述的半导体结构，其特征在于，所述衬底还包括基底，所述外延层位于所述基底表面；所述基底的材料包括碳化硅。

7.如权利要求1所述的半导体结构，其特征在于，所述栅极层的材料为金属；所述金属包括tin、ti、al、w、ag、au、cu、ni和tan中的一者或多者。

8.如权利要求1所述的半导体结构，其特征在于，所述隧穿氧化层的材料包括氧化硅；所述电荷俘获层的材料包括氮化硅。

9.一种半导体结构的形成方法，其特征在于，包括：

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述存储栅结构的形成方法包括：在所述衬底表面形成存储栅材料层，所述存储栅材料层包括隧穿氧化材料层、位于所述隧穿氧化材料层表面的电荷俘获材料层、位于所述电荷俘获材料层表面的阻挡材料层、位于所述阻挡材料层表面的栅极材料层；刻蚀所述存储栅材料层，以形成所述存储栅结构，以所述隧穿氧化材料层形成所述隧穿氧化层，以所述电荷俘获材料层形成所述电荷俘获层，以所述阻挡材料层形成所述阻挡层，以所述栅极材料层形成所述栅...

【专利技术属性】
技术研发人员：张金福，任堃，綦殿禹，高大为，吴永玉，
申请(专利权)人：浙江创芯集成电路有限公司，
类型：发明
国别省市：