高密度光电集成的2.5维扇出型封装结构及其制备方法技术

本发明专利技术提供一种高密度光电集成的2.5维扇出型封装结构及其制备方法，2.5维扇出型封装结构包括重新布线层以及设置于重新布线层第一主面上的电芯片和光芯片，通过后道工艺将具有不同工艺节点的光芯片及电芯片集成，利用重新布线层实现光芯片及电芯片之间的信号连接，提高组装兼容性，有效缩短光芯片及电芯片的传输路径，增加效能，从而实现低成本、高密度的光电共封装结构，同时使电芯片和光芯片均位于基板的同侧且远离所述基板的一面与散热盖板平整接触、提升传输速率，而且兼顾光电封装结构散热的需求。

【技术实现步骤摘要】

本专利技术属于半导体封装领域，涉及一种光电集成的2.5维扇出型封装结构及其制备方法。

技术介绍

1、硅光子器件与互补金属氧化物半导体(cmos)工艺兼容，具有信号衰减小、能耗低、高带宽等优势，这些因素也直接影响到i/o的带宽和能耗，因此，为增加i/o带宽并最大限度地降低能耗，引入硅光技术十分必要。其中，光与电集成至关重要，如何将光集成电路(pic)和电集成电路(eic)进行良好的组合封装，是亟待解决的问题。

2、目前，常用将光电模块集成于pcb板上，例如通过引线键合(wire-bonds)或倒置贴合(flip-chip)将分立的电芯片与光芯片装配于pcb板上。然而，随着cmos工艺节点的不断缩小，继续降低pcb板的电路线宽和线距的难度加大，而且硅光工艺的工艺节点相对于电芯片而言比较落后，例如目前单片集成开发的最先进的硅光工艺节点是45nm和32nm制程，这与电芯片10nm以下的工艺节点相比相差甚远，因而两者在工艺节点上不匹配决定了光学部分和电学部分不适于利用同种cmos工艺来完成。现有工艺中，还采用系统级芯片(soc)封装的方式改变芯片设计以提本文档来自技高网...

【技术保护点】

1.一种高密度光电集成的2.5维扇出型封装结构，其特征在于，包括：

2.根据权利要求1所述的2.5维扇出型封装结构，其特征在于：所述重新布线层的第一主面上设置有键合焊盘，所述电芯片与所述光芯片于所述键合焊盘上并排布置且通过所述键合焊盘与所述金属布线层电连接。

3.根据权利要求1所述的2.5维扇出型封装结构，其特征在于：所述光纤耦合器具有光纤主体和玻璃板，所述玻璃板高度与所述载板及所述重新布线层的高度相适配。

4.根据权利要求2所述的2.5维扇出型封装结构，其特征在于：所述电连接部件包括连接线以及电性连接于所述连接线两端的电连接器，所述电连接部件耦接于所...

【技术特征摘要】

1.一种高密度光电集成的2.5维扇出型封装结构，其特征在于，包括：

2.根据权利要求1所述的2.5维扇出型封装结构，其特征在于：所述重新布线层的第一主面上设置有键合焊盘，所述电芯片与所述光芯片于所述键合焊盘上并排布置且通过所述键合焊盘与所述金属布线层电连接。

3.根据权利要求1所述的2.5维扇出型封装结构，其特征在于：所述光纤耦合器具有光纤主体和玻璃板，所述玻璃板高度与所述载板及所述重新布线层的高度相适配。

4.根据权利要求2所述的2.5维扇出型封装结构，其特征在于：所述电连接部件包括连接线以及电性连接于所述连接线两端的电连接器，所述电连接部件耦接于所述键合焊盘与基板第一主面之间。

5.根据权利要求2所述的2.5维扇出型封装结构，其特征在于：所述电连接部件包括桥接芯片和与所述桥接芯片接触的连接凸块，所述桥接芯片耦接于所述键合焊盘与位于基板第一主面的所述连接凸块之间。

6.根据权利要求5所述的2.5维扇出型封装结构，其特征在于：所述桥接芯片耦接于所述键合焊盘与位于基板第一主面的连接凸块之间，所述基板第一主面相对的第二主面上还设置有焊球。

7.根据权利要求1所述的2.5维扇出型封装结构，...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：