一种自动检测并校正总线极性的电路结构制造技术

本发明专利技术公开一种自动检测并校正总线极性的电路结构，它包括：边沿检测电路，通过媒体访问单元接现场总线，同步总线输入信号和进行边沿检测信号的生成，接收移位比较电路的边沿检测使能信号；时钟恢复电路，生成采样时钟信号；移位比较电路，接收同步后的总线信号，对同步后的总线信号进行移位和比较，提供总线移位输出信号、总线极性信号，边沿检测使能信号和极性检测信号；相位校正电路，接收总线移位输出信号、总线极性信号，在极性检测信号有效情况下输出正极性的总线信号。采用本发明专利技术可以自动检测基于ＩＥＣ６１１５８－２标准的曼彻斯特编码的极性，可以自动校正，并可满足ＩＥＣ１１５８－２现场总线物理层标准中相关的性能指标。

【技术实现步骤摘要】

本专利技术涉及IEC1158-2标准，ISA-S50. 02标准，基金会现场总线(FOUNDATION Filedbus，简称FF)技术，Profibus现场总线技术，具体地说是一种可自动检测总线极性， 并能够自动校正的电路结构。
技术介绍
IEC61158-2标准的许多规范充分考虑了工业现场应用环境。物理层的MAU(媒 体访问单元)部分包括了双绞线电缆和光缆标准，及时适应了工业控制系统广泛采用光纤 局域网或现场总线的需要；标准规定了提高可靠性应采取的措施，诸如隔离、屏蔽、接地、 本质安全等，并明确地限定了应达到的可靠性指标。IEC61158-2标准的这些特征，使其完 全适合于恶劣工业环境使用，因此， 一些主流型现场总线例如FF和Profibus的物理层都 采用了该项标准。工业现场总线采用的通信编码是一项直接影响总线可靠性的重要因素。 IEC61158-2标准中采用了速率为31. 25kps的曼彻斯特编码，对提高总线的可靠性和稳定 性提供了保证。曼彻斯特编码是一种常见的基带编码，它的原理是将每一位二元码(0和1) 由两段编码表示，同时又在二元码地基础上扩充了 N+和N-两种码元。曼彻斯特码的具体编码对应为'T由10，，表示；0由01，，示；N+，，由ll表示；N-由00，，表示。由曼彻斯特的编码对应关系可以看出，1与0的曼彻斯特编码和N+与N-的曼彻斯 特编码的极性正好相反，这就要求在连接时，极性不能够相反， 一但接反，将无法完成正常 的发送与接收。如果存在一种可以自动检测总线极性并自动校正的方法，将可以简化最终 设备的连接操作，可以提高工作效率。专利技术内容 为了克服现有技术中不足，本专利技术的目的在于提供一种自动检测并校正总线极性 的电路结构，通过这种结构，可以自动检测基于IEC61158-2标准的曼彻斯特编码的极性， 可以自动校正，并可满足IEC1158-2现场总线物理层标准中相关的性能指标。 为了实现上述功能和目的，本专利技术的技术方案如下，包括 边沿检测电路，通过媒体访问单元接现场总线，生成同步总线输入信号和边沿检 测信号的，接收移位比较电路的边沿检测使能信号； 时钟恢复电路，接收边沿检测信号，进行时钟恢复，产生采样时钟信号； 移位比较电路，接收同步后的总线信号，对同步后的总线信号进行移位和比较，同时提供总线移位输出信号、总线极性信号，边沿检测使能信号和极性检测信号； 相位校正电路，接收总线移位输出信号、总线极性信号，进行相位校正，在极性检测信号有效情况下输出正极性的总线信号； 所述边沿检测电路包括 同步电路，由第一 二触发器组成，其中第一触发器数据输入端接收总线信号，输 出接至第二触发器的数据端口 ，第二触发器输出同步总线信号，至移位比较电路；对外部输4入的异步总线接收信号进行时钟同步； 检测电路，由第三 四触发器、第一非门和第一与门组成，其中边沿检测使能信 号接至第三触发器和第四触发器的使能端；同步后的总线信号经第一非门接至第一与门的 一个输入；第三触发器输出连接至第一与门的另一个输入端；第一与门的输出接至第四触 发器的数据端，生成边沿检测信号为时钟恢复电路提供边沿信号； 第一 四触发器的时钟端口与时钟信号相连接； 所述时钟恢复电路还原总线时钟，生成采样时钟信号，包括 第一计数器，接收边沿检测信号，在边沿检测信号有效时清零，生成计数值； 第六比较器，一个输入信号为第一计数器的计数值，另一个输入端固定电平 0111，与固定电平0111进行比较，输出比较的结果; 第五触发器，以第六比较器比较结果为输入信号，进行锁存产生采样时钟信号至 移位比较电路； 所述第一计数器和第五触发器分别与时钟信号相连； 所述移位比较电路包括 移位电路，由第二十一 三十六触发器组成，第二十一触发器的输入端接收同步 总线输入信号，第二十一 三十五触发器的输出依次与第二十二 三十六触发器的输入端 相连，第三十六触发器36)输出信号为总线移位输出信号，至相位校正电路； 第一 五比较器，其一个输入端接收第二十一 二十八触发器输出的总线信号， 另一输入端依次接常低标电平、常高电平、前导码电平、正极性开始定界符电平、负极性开 始定界符电平；第一比较器完成总线空闲低状态的检测；第二比较器完成总线空闲高状态 的检测；第三比较器完成总线FF总线前导码的检测；第四比较器完成总线正极性标志码的 检测；第五比较器完成总线负极性标志码的检测； 第一或门，判断总线是否达到空闲状态；一个输入端接收来自第一比较器的总线 空闲低状态的检测信号，另一端输入端接收来自第二比较器的总线空闲高状态的检测信 号； 第二或门，判断总线是否达检测到总线的极性标志，一个输入端接收第四比较器 输出的总线正极性标志码的检测信号，另一端输入接收第五比较器输出的总线负极性标志 码的检测信号，输出连接到第十九触发器的D输入端口 ； 第十七触发器，输入端与第一或门输出端相连，清零端与第三比较器的输出相连， 输出边沿检测使能信号，至边沿检测电路中第三触发器和第四触发器的使能端，标志边沿 检测使能有效； 第十八触发器，置位端接收第四比较器输出的总线正极性标志码的检测信号，清 零端接收第五比较器输出的总线负极性标志码的检测信号，输出总线极性信号，指示总线 的极性； 第十九触发器，数据端与第二或门输出相连，输出极性检测信号，指示已检测到正 确极性； 第二十一 三十六触发器，第十七 十九触发器分别与时钟恢复电路所产生的采样时钟信号相连； 所述极性校正电路包括 第二非门，其输入为总线移位输出信号，对总线移位输出信号进行取反，生成取反 相位信号； 多路选择器，一个输入端接第二非门相位取反信号，另一个输入端接总线移位输 出信号，选择端为总线极性信号，选通总线信号的正极性进行输出； 第二十触发器，接收多路选择器正极性的总线信号，使能端接极性检测信号，时钟 端接时钟恢复电路所产生的采样时钟信号，在极性检测信号有效时锁存输出正极性总线信 号。 本专利技术结构比较简单，能满足IEC1158-2现场总线物理层标准性能指标要求，同时可以有效的减少安装中的错误，提高工作效率。具体还具有以下优点 1.通过移位比较电路可以自动检测总线极性； 2.通过极性校正电路可以自动校正总线极性； 3.对总线极性的检测与校正过程中，具有实时性的特点； 4.通过边沿检测电路与时钟恢复电路相配合，提供时钟管理功能，当总线空闲时， 只有一小部分电路工作； 5.可以以FPGA、CPLD、 IP等多种方式实现。 附图说明 图l本专利技术结构框图。 图2为图1中边沿检测电路原理图。 图3为图1中时钟恢复电路原理图。 图4为图1中移位比较电路原理图。 图5为图1中极性校正电路原理图。具体实施例方式下面结合附图和实施例对本专利技术作进一步详细说明。 如图l所示，本专利技术由边沿检测电路、时钟恢复电路、移位比较电路和相位校正电 路四部分电路组成。在工作时，现场总线信号经过MAU由模拟信号转为总线数字输入信号， 送入系统中。边沿检测电路的作用是同步总线输入信号和进行边沿检测信号的生成，同步 后的总线信号送给移位比较电路，边沿检测信号送给时钟恢复电路。时钟恢复电路接受边 沿检测信号进行时钟恢复，产生采样时钟信号。移位比较电路的本文档来自技高网...

【技术保护点】
一种自动检测并校正总线极性的电路结构，其特征在于包括：边沿检测电路，通过媒体访问单元接现场总线，生成同步总线输入信号和边沿检测信号，接收移位比较电路的边沿检测使能信号；时钟恢复电路，接收边沿检测信号，进行时钟恢复，产生采样时钟信号；移位比较电路，接收同步后的总线信号，对同步后的总线信号进行移位和比较，同时提供总线移位输出信号、总线极性信号，边沿检测使能信号和极性检测信号；相位校正电路，接收总线移位输出信号、总线极性信号，进行相位校正，在极性检测信号有效情况下输出正极性的总线信号。

【技术特征摘要】
一种自动检测并校正总线极性的电路结构，其特征在于包括边沿检测电路，通过媒体访问单元接现场总线，生成同步总线输入信号和边沿检测信号，接收移位比较电路的边沿检测使能信号；时钟恢复电路，接收边沿检测信号，进行时钟恢复，产生采样时钟信号；移位比较电路，接收同步后的总线信号，对同步后的总线信号进行移位和比较，同时提供总线移位输出信号、总线极性信号，边沿检测使能信号和极性检测信号；相位校正电路，接收总线移位输出信号、总线极性信号，进行相位校正，在极性检测信号有效情况下输出正极性的总线信号。2. 按权利要求1所述自动检测并校正总线极性的电路结构，其特征在于所述边沿检测 电路包括同步电路，由第一 二触发器(Dl D2)组成，其中第一触发器(Dl)数据输入端接收 总线信号，输出接至第二触发器(D2)的数据端口，第二触发器(D2)输出同步总线信号，至 移位比较电路；对外部输入的异步总线接收信号进行时钟同步；检测电路，由第三 四触发器(D3 D4)、第一非门(N0T1)和第一与门(AND1)组成， 其中边沿检测使能信号接至第三触发器(D3)和第四触发器(D4)的使能端；同步后的总 线信号经第一非门(N0T1)接至第一与门(AND1)的一个输入端；第三触发器(D3)输出连接 至第一与门(AND1)的另一个输入端；第一与门(AND1)的输出接至第四触发器(D4)的数据 端，生成边沿检测信号为时钟恢复电路提供边沿信号。3. 按权利要求2所述自动检测并校正总线极性的电路结构，其特征在于第一 四触 发器(D1 D4)的时钟端口与时钟信号相连接。4. 按权利要求1所述自动检测并校正总线极性的电路结构，其特征在于所述时钟恢复电路还原总线时钟，生成采样时钟信号，包括第一计数器(CNT1)，接收边沿检测信号，在边沿检测信号有效时清零，生成计数值； 第六比较器(CMP6)， 一个输入信号为第一计数器的计数值，另一个输入端固定电平0111，与固定电平0111进行比较，输出比较的结果;第五触发器(D5)，以第六比较器(CMP6)比较结果为输入信号，进行锁存产生采样时钟信号至移位比较电路。5. 按权利要求4所述自动检测并校正总线极性的电路结构，其特征在于所述第一计 数器(CNT1)和第五触发器(D5)分别与时钟信号相连。6. 按权利要求1所述自动检测并校正总线极性的电路结构，其特征在于所述移位比较 电路包括移位电路，由第二十一 三十六触发器(D21 36)组成，第二十一触发器(D21)的 输入端接收同步总线输入信号，第二十一 三十五触发器(D21 35)的输出依次与第...

【专利技术属性】
技术研发人员：谢闯，刘志峰，杨志家，张超，王建军，王剑，
申请(专利权)人：中国科学院沈阳自动化研究所，
类型：发明
国别省市：89[中国|沈阳]