用于NAND器件浅沟槽填充材料的研磨方法技术

本申请提供一种用于NAND器件浅沟槽填充材料的研磨方法，包括：步骤一，提供一衬底，在衬底上形成由自下而上层叠的栅极介质层、多晶硅层、阻挡层和研磨缓冲层构成的叠层结构；步骤二，刻蚀该叠层结构直至露出衬底，形成多个浅沟槽隔离的刻蚀窗口；步骤三，刻蚀衬底，形成多个浅沟槽；步骤四，沉积浅沟槽填充材料；步骤五，对浅沟槽填充材料实施第一研磨，直至露出研磨缓冲层；步骤六，对浅沟槽填充材料实施第二研磨，直至露出阻挡层。在阻挡层上设置研磨缓冲层，研磨浅沟槽填充材料时保护多晶硅不受损伤的同时，不会影响刻蚀浅沟槽的工艺难度以及研磨终点的信号抓取。

【技术实现步骤摘要】

本申请涉及半导体，具体涉及一种用于nand器件浅沟槽填充材料的研磨方法。

技术介绍

1、具有垂直环形沟道(caa)的nand器件制造工艺为改善浅沟槽刻蚀形貌，氮化硅阻挡层需要非常薄的厚度(不超过200埃)。氮化硅阻挡层太薄，导致研磨浅沟槽填充材料后部分氮化硅被磨光，从而使有源区受到损伤。如图1所示，特别是浅沟槽宽度较大的区域，上层氮化硅已经完全被研磨掉，导致下层多晶硅(构成浮栅)的大部分被研磨掉，严重影响器件的性能。

技术实现思路

1、鉴于以上所述现有技术的缺点，本申请的目的在于提供一种用于nand器件浅沟槽填充材料的研磨方法，用于解决现有技术中研磨浅沟槽填充材料的过程损伤浮栅多晶硅的问题。

2、为实现上述目的及其它相关目的，本申请提供一种用于nand器件浅沟槽填充材料的研磨方法，包括：

3、步骤一，提供一衬底，在衬底上形成由自下而上层叠的栅极介质层、多晶硅层、阻挡层和研磨缓冲层构成的叠层结构；

4、步骤二，刻蚀该叠层结构直至露出衬底，形成多个浅沟槽隔离的刻蚀窗口；

本文档来自技高网...

【技术保护点】

1.一种用于NAND器件浅沟槽填充材料的研磨方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述研磨缓冲层的材料的研磨速率低于所述浅沟槽填充材料的研磨速率。

3.根据权利要求1或2所述的方法，其特征在于，所述研磨缓冲层的材料为TEOS，TEOS的厚度与所述步骤四中沉积的浅沟槽填充材料的厚度的比值不低于25％。

4.根据权利要求1或2所述的方法，其特征在于，所述研磨缓冲层包括自下而上层叠的研磨速率低于TEOS的氧化物和TEOS。

5.根据权利要求4所述的方法，其特征在于，所述研磨速率低于TEOS的氧化物包括通过高温...

【技术特征摘要】

1.一种用于nand器件浅沟槽填充材料的研磨方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述研磨缓冲层的材料的研磨速率低于所述浅沟槽填充材料的研磨速率。

3.根据权利要求1或2所述的方法，其特征在于，所述研磨缓冲层的材料为teos，teos的厚度与所述步骤四中沉积的浅沟槽填充材料的厚度的比值不低于25％。

4.根据权利要求1或2所述的方法，其特征在于，所述研磨缓冲层包括自下而上层叠的研磨速率低于teos的氧化物和teos。

5.根据权利要求4所述的方法，其特征在于，所述研磨速率低于teos的氧化物包括通过...

【专利技术属性】
技术研发人员：杨钰，张健，李虎，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：