3D结构的新型存储器及其制备方法技术

本发明专利技术提供了一种3D结构的新型存储器及其制备方法。本发明专利技术通过在形成栅极结构工艺后，于有源区上直接形成存储单元，减少存储单元相关工艺热预算对前道制程器件的影响，减少前层对存储单元轮廓的影响；存储单元下电极直接与有源区连接，存储单元上电极和无存储单元的有源区/栅极结构通过相应的接触结构/连接结构引出，减少介质层和光罩工艺；且通过第一抗反射层回刻蚀以及存储单元光罩、刻蚀工艺，将存储单元做在相邻两所述栅极结构之间，增加了相变有效面积。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种3d结构的新型存储器及其制备方法。

技术介绍

1、相变存储器（pram）或铁电存储器（feram）等新型存储器，是在后道制程（beol）中集成存储单元（cell）的器件。存储单元插入金属层之间，其存储性能与存储层及电极层的有效面积成正比。存储单元使用三维（3d）结构可有效提高存储密度，或在相同单元面积下实现更好的单元性能/可靠性。

2、传统3d结构工艺集成于前道制程（front-end-of-line，简称feol）的器件和接触结构完成之后，该3d结构工艺的热预算（工艺中硅曝露需要的热能）可能对前道制程器件产生影响，同时3d结构存储单元的轮廓（profile）受前层影响较大。

技术实现思路

1、本专利技术所要解决的技术问题是提供一种3d结构的新型存储器及其制备方法，能够在保证接触结构连接性能不变的基础上，减少存储单元相关工艺热预算对前道制程器件的影响，减少前层对存储单元轮廓的影响，增加相变有效面积，提高存储性能，且能够节省光罩工艺，降低生产成本。

<本文档来自技高网...

【技术保护点】

1.一种3D结构的新型存储器的制备方法，其特征在于，所述方法包括如下步骤：形成一半导体基底，所述半导体基底包括衬底，形成于所述衬底表面的栅极结构，相邻两所述栅极结构之间形成有凹槽，所述凹槽底部的所述衬底内定义有一有源区；形成3D结构的存储单元，所述存储单元连续分布于所述凹槽的底部以及部分侧壁，所述存储单元包括依次层叠排布的第一电极层、存储层以及第二电极层，在所述凹槽的底部、所述第一电极层与所述有源区相接触；形成介质层，所述介质层覆盖所述衬底、所有所述栅极结构以及所有所述存储单元，并填充满所述凹槽；形成接触结构，所述接触结构沿垂直所述衬底表面方向贯穿所述凹槽区域的所述介质层、且与所述第二电...

【技术特征摘要】

1.一种3d结构的新型存储器的制备方法，其特征在于，所述方法包括如下步骤：形成一半导体基底，所述半导体基底包括衬底，形成于所述衬底表面的栅极结构，相邻两所述栅极结构之间形成有凹槽，所述凹槽底部的所述衬底内定义有一有源区；形成3d结构的存储单元，所述存储单元连续分布于所述凹槽的底部以及部分侧壁，所述存储单元包括依次层叠排布的第一电极层、存储层以及第二电极层，在所述凹槽的底部、所述第一电极层与所述有源区相接触；形成介质层，所述介质层覆盖所述衬底、所有所述栅极结构以及所有所述存储单元，并填充满所述凹槽；形成接触结构，所述接触结构沿垂直所述衬底表面方向贯穿所述凹槽区域的所述介质层、且与所述第二电极层相接触；以及形成金属结构，所述金属结构位于所述介质层表面、并与所述接触结构相接触。

2.根据权利要求1所述的方法，其特征在于，所述存储单元为u型结构。

3.根据权利要求1所述的方法，其特征在于，所述的形成3d结构的存储单元的步骤之前包括：形成接触层，所述接触层覆盖于所述衬底表面、并暴露出所述栅极结构。

4.根据权利要求1所述的方法，其特征在于，所述的形成3d结构的存储单元的步骤具体包括：于所述衬底表面以及所有所述栅极结构表面依次沉积形成第一电极材料层、存储材料层以及第二电极材料层；于所述第二电极材料层表面沉积抗反射材料并平坦化形成第一抗反射层，所述第一抗反射层填充满所述凹槽；回刻蚀去除所述第一抗反射层，暴露出所述栅极结构的顶部以及部分侧壁；于所述第二电极材料层表面以及所述栅极结构表面沉积抗反射材料并平坦化形成第二抗反射层，并于所述第二抗反射层表面形成光阻结构，所述第二抗反射层填充满所述凹槽，所述光阻结构对应于所述凹槽，且所述光阻结构的宽度大于相邻两所述栅极结构之间的间距；以所述光阻结构为掩膜进行刻蚀，刻蚀剩余的所述第二电极材料层形成所述第二电极层、刻蚀剩余的所述存储材料层形成所述存储层、刻蚀剩余的所述第一电极材料层形成所述第一电极层；去除剩余的所述光阻结构以及所述第二抗反射层。

5.根据权利要求1所述的方法，其特征在于，所述的形成介质层的步骤具体包括：形成覆盖所述衬底、所有所...

【专利技术属性】
技术研发人员：郭秋生，丁甲，张继伟，胡林辉，周华，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：